4时序逻辑电路习题解答

合集下载

(完整版)触发器时序逻辑电路习题答案

(完整版)触发器时序逻辑电路习题答案

第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端,加入如图4.27所示波形的信号,试画出其Q 和Q 端波形,设初态Q =0。

SRCP图4.27 题4.3图解:图4.5电路为同步RS 触发器,分析作图如下:S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0,画出在CP 脉冲连续作用下个各触发器输出端的波形图。

Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解:Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数(即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式),并画出在图4.29(b )给定信号的作用下Q 1 、Q 2的波形。

假定各触发器的初始状态均为Q =0。

1A BCP>1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解:由图可见:Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30(a )、(b )分别示出了触发器和逻辑门构成的脉冲分频电路,CP 脉冲如图4.30(c )所示,设各触发器的初始状态均为0。

(1)试画出图(a )中的Q 1、Q 2和F 的波形。

(2)试画出图(b )中的Q 3、Q 4和Y 的波形。

Y(b )(c )CPQ 1Q 2(a )图4.30 题4.7图解: (a )Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F(b )Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示,设各触发器的初始状态均为0。

数电-时序逻辑电路练习题(修改) (2)

数电-时序逻辑电路练习题(修改) (2)


22

数字电子技术 8、计数器工作时,对
第 5 章 时序逻辑电路 出现的个数进行计数。
填空题
参考答案
分析提示
时钟脉冲CP
计数器,在时钟脉冲CP作用下进行状态转换,并用不同的 状态反应时钟脉冲CP出现的个数。

23

数字电子技术
第 5 章 时序逻辑电路
填空题
9、构成一个2n 进制计数器,共需要
个触发器。
第 3 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
3、图示各逻辑电路中,为一位二进制计数器的是
Q Q
Q Q
(
)。
C1 1D
A
Q
CP

Q
C1 1D
B
CP
×
_
Q
_
Q 1J
C
C1 1J 1K CP
×
D
C1 1K 1 CP
×
分析提示
一位二进制计数器的状态方程为
Q n 1 Q
n
每作用1个时钟CP 信号,状态变化1次。 按各电路的连接方式,求出驱动方程 并代入特性方程 。
第 21 页
数字电子技术
第 5 章 时序逻辑电路
填空题
7、根据计数过程中,数字增、减规律的不同,计数器可分为
计数器、 计数器和可逆计数器三种类型。
参考答案 分析提示
加法
减法
加法计数器:在时钟脉冲CP作用下,计数器递增规律计数。 减法计数器:在时钟脉冲CP作用下,计数器递减规律计数。 可逆计数器:在时钟脉冲CP作用下,计数器可递减规律计数、 可递减规律计数。
第 19 页
数字电子技术

时序逻辑电路练习题及答案

时序逻辑电路练习题及答案

第五章时序逻辑电路练习题及答案[]分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

图[解]驱动方程:丿广心=2, 状态方程:Q;J00" +型0 =型㊉G:厶=©=©, er = +Q-Q"=0 ㊉er ;、=Q、QJ 电Q;Q:l人=G0,K输出方程:Y = Q^由状态方程可得状态转换表,如表所示;由状态转换表可得状态转换图,如图所示。

电路可以自启动。

表[]试分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A为输入逻辑变量。

>C1il1D|y >ci p-1CP1Q2 图[解] _驱动方程:D] = AQ2, D2 = AQ.Q 2状态方程:ft"1 = , 0广=4議=4(0;'+0")由状态方程可得状态转换表,如表所示;由状态转换表町得状态转换图,如图所示。

电路的逻辑功能是:判断A是否连续输入四个和四个以上“1” 信号,是则Y=l,否则Y=0。

Q2Q1 A/Y 佗0Y0 0 00 10 0 0 1 1 00 0 1 0 1 100 1 10 011 0 0 1 11 1 1 1 1 00 1 1 00 10 1 0 10 00[] 试分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,检查电路能否自启动。

r-0Q1 TF1^=>C1 IK O->C11KCP [解]J严殛3, K严1;J2=Q lt K严玆;=巫・g ;er1 = ae2+me2;丿3 = Q1Q29位=Q2 Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示,电路能够自启动。

Q3Q2Q1 /Y表[] 分析图给岀的时序电路,画岀电路的状态转换图,检查电路能否自启动,说明电 路实现的功能。

A 为输入变量。

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案第四章习题1.分析图4-1中所示的同步时序逻辑电路,要求:(1)写出驱动方程、输出方程、状态方程;(2)画出状态转换图,并说出电路功能。

CPY图4-12.由D触发器组成的时序逻辑电路如图4-2所示,在图中所示的CP脉冲及D作用下,画出Q0、Q1的波形。

设触发器的初始状态为Q0=0,Q1=0。

D图4-23.试分析图4-3所示同步时序逻辑电路,要求:写出驱动方程、状态方程,列出状态真值表,画出状态图。

CP图4-34.一同步时序逻辑电路如图4-4所示,设各触发器的起始状态均为0态。

(1)作出电路的状态转换表;(2)画出电路的状态图;(3)画出CP作用下Q0、Q1、Q2的波形图;(4)说明电路的逻辑功能。

图4-45.试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0,并说明它的功能(假设初态Q0Q1=00)。

CPQ1Q0CP图4-56.分析如图4-6所示同步时序逻辑电路的功能,写出分析过程。

Y图4-67.分析图4-7所示电路的逻辑功能。

(1)写出驱动方程、状态方程;(2)作出状态转移表、状态转移图;(3)指出电路的逻辑功能,并说明能否自启动;(4)画出在时钟作用下的各触发器输出波形。

CP图4-78.时序逻辑电路分析。

电路如图4-8所示:(1)列出方程式、状态表;(2)画出状态图、时序图。

并说明电路的功能。

1C图4-89.试分析图4-9下面时序逻辑电路:(1)写出该电路的驱动方程,状态方程和输出方程;(2)画出Q1Q0的状态转换图;(3)根据状态图分析其功能;1B图4-910.分析如图4-10所示同步时序逻辑电路,具体要求:写出它的激励方程组、状态方程组和输出方程,画出状态图并描述功能。

1Z图4-1011.已知某同步时序逻辑电路如图4-11所示,试:(1)分析电路的状态转移图,并要求给出详细分析过程。

(2)电路逻辑功能是什么,能否自启动?(3)若计数脉冲f CP频率等于700Hz,从Q2端输出时的脉冲频率是多少?CP图4-1112.分析图4-12所示同步时序逻辑电路,写出它的激励方程组、状态方程组,并画出状态转换图。

时序逻辑电路习题集答案

时序逻辑电路习题集答案

第六章时序逻辑电路6.1 基本要求1. 正确理解组合逻辑电路、时序逻辑电路、寄存器、计数器、同步和异步、计数和分频等概念。

2. 掌握时序逻辑电路的分析方法,包括同步时序逻辑电路和异步时序逻辑电路。

3. 熟悉寄存器的工作原理、逻辑功能和使用。

4. 掌握二进制、十进制计数器的构成原理。

能熟练应用集成计数器构成任意进制计数器。

5. 掌握同步时序逻辑电路的设计方法。

6.2自测题一、填空题1.数字电路按照是否有记忆功能通常可分为两类:、。

2.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。

3.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

4. 用D触发器来构成12进制计数器,需要个D触发器。

二、选择题1.同步计数器和异步计数器比较,同步计数器的显著优点是。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。

2.把一个五进制计数器与一个四进制计数器串联可得到进制计数器。

A.4B.5C.9D.203. N个触发器可以构成最大计数长度(进制数)为的计数器。

A.NB.2NC.N2D.2N4. N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N5.五个D触发器构成环形计数器,其计数长度为。

A.5B.10C.25D.326.同步时序电路和异步时序电路比较,其差异在于后者。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7.一位8421BCD码计数器至少需要个触发器。

A.3B.4C.5D.108.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用级触发器。

A.2B.3C.4D.89.8位移位寄存器,串行输入时经个脉冲后,8位数码全部移入寄存器中。

A.1B.2C.4D.810.用二进制异步计数器从0做加法,计到十进制数178,则最少需要个触发器。

A.2B.6C.7D.8E.1011.某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲,欲构成此分频器至少需要个触发器。

时序逻辑电路 课后答案

时序逻辑电路 课后答案

第六章 时序逻辑电路【题 】 分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

Y图P6.3【解】驱动方程:11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩ 输出方程:3YQ =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩e 电路能自启动。

状态转换图如图【题 】分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A 为输入逻辑变量。

图A6.3Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQQ A Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图1图A6.5【题 】 分析图时序电路的逻辑功能,画出电路的状态转换图,检查电路能否自启动,说明电路能否自启动。

说明电路实现的功能。

A 为输入变量。

AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQ Q AQ Q =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212Q Q Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图。

A =0时作二进制加法计数,A =1时作二进制减法计数。

01图A6.6【题 】 分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

Y图P6.7【解】驱动方程: 001023102032013012301;;;J K J Q Q Q K Q J Q Q K Q Q J Q Q Q K Q==⎧⎪=•=⎪⎨==⎪⎪==⎩ 输出方程: 0123Y Q Q Q Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q ()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q⎧=⎪=++⎪⎨=++⎪⎪=+⎩ 设初态Q 1Q 3Q 2Q 1 Q 0=0000,由状态方程可得:状态转换图如图。

4时序逻辑电路习题解答

4时序逻辑电路习题解答

页眉内容自我测验题1.图T4.1所示为由或非门构成的基本SR锁存器,输入S、R的约束条件是。

A.SR=0B.SR=1C.S+R=0D.S+R=1QG22QRS图T4.1 图T4.22.图T4.2所示为由与非门组成的基本SR锁存器,为使锁存器处于“置1”状态,其RS⋅应为。

A.RS⋅=00C.RS⋅=10D.RS⋅=113.SR锁存器电路如图T4.3所示,已知X、Y波形,判断Q的波形应为A、B、C、D 中的。

假定锁存器的初始状态为0。

XYXYABCD不定不定(a)(b)图T4.34.有一T触发器,在T=1时,加上时钟脉冲,则触发器。

A.保持原态B.置0C.置1D.翻转5.假设JK触发器的现态Q n=0,要求Q n+1=0,则应使。

A.J=×,K=0B.J=0,K=×C.J=1,K=×D.J=K=16.电路如图T4.6所示。

实现AQQ nn+=+1的电路是。

页眉内容A AA AA .B .C .D .图T4.67.电路如图T4.7所示。

实现n n Q Q =+1的电路是 。

CPCPCPA .B .C .D .图T4.78.电路如图T4.8所示。

输出端Q 所得波形的频率为CP 信号二分频的电路为 。

1A . B . C .D .图T4.89.将D 触发器改造成T 所示电路中的虚线框内应是 。

TQ图T4.9A .或非门B .与非门C .异或门D .同或门 10.触发器异步输入端的作用是 。

A .清0 B .置1 C .接收时钟脉冲 D .清0或置1 11.米里型时序逻辑电路的输出是 。

页眉内容A.只与输入有关B.只与电路当前状态有关C.与输入和电路当前状态均有关D.与输入和电路当前状态均无关12.摩尔型时序逻辑电路的输出是。

A.只与输入有关B.只与电路当前状态有关C.与输入和电路当前状态均有关D.与输入和电路当前状态均无关13.用n只触发器组成计数器,其最大计数模为。

A.n B.2n C.n2D.2 n14.一个5位的二进制加计数器,由00000状态开始,经过75个时钟脉冲后,此计数B.01100C.01010D.0011115.图T4.15所示为某计数器的时序图,由此可判定该计数器为。

习题册答案-《数字逻辑电路(第四版)》-A05-3096

习题册答案-《数字逻辑电路(第四版)》-A05-3096

第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑;Y=A·B2.或逻辑;Y=A+B3.非逻辑;Y=4.与;或;非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值;相应的函数值排列在一起2.两输入信号在它们;异或门电路3.并;外接电阻R;线与;线与;电平4.高电平;低电平;高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数;卡诺图2.n;n;原变量;反变量;一;一3.与或式;1;04.组合逻辑电路;组合电路;时序逻辑电路;时序电路5.该时刻的输入信号;先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.(1)Y=A+B(2)Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. (a)逻辑函数式Y= Y=AB+A B真值表逻辑功能:相同出1,不同出0 (b)逻辑函数式Y=AB+BC+AC真值表逻辑功能:三人表决器5.状态表逻辑功能:相同出1,不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路,输入不同,输出为1,;输入相同,输出为0。

§2-2 加法器一、填空题1.加数与被加数;低位产生的进位2.加数与被加数;低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011;010000113. 十;二;八;十六4. 0;1;逢二进一;10;逢十进一5. 二进制编码器;二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.(1)10111;00100011(2)00011001;19(3)583. (1)三位二进制(2)1,1,0(3)1,1,14.§2-4 译码器与显示器一、填空题1. 编码器;特定含意的二进制代码按其原意;输出信号;电位;解码器2. 二进制译码器;二—十进制译码器;显示译码器3. LED数字显示器;液晶显示器;荧光数码管显示器4. 1.5~3;10mA/段左右5. 共阴极显示译码器;共阳极显示译码器;液晶显示译码器二、选择题1. A;D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器;一只单刀多掷选择开关;地址输入;数字信息;输出端2.从四路数据中,选择一路进行传输的数据选择器3.地址选择;输出端二、选择题1. D2. A;C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个;已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0;置15.相同;低电平;高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.D、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号;锁存信号2.接收;暂存;传递;数码;移位二、选择题1. C2. B;A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器,即Q n+1= D。

时序逻辑电路习题

时序逻辑电路习题

触发器一、单项选择题:(1)对于D触发器,欲使Q n+1=Q n,应使输入D=。

A、0B、1C、QD、(2)对于T触发器,若原态Q n=0,欲使新态Q n+1=1,应使输入T=。

A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。

A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。

A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q n+1)。

A、B、C、D、(7)下列触发器中没有约束条件的是。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题:(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作,可使JK触发器的输入端。

A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作,可使JK触发器的输入端。

A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作,可使JK触发器的输入端。

A、J=K=1B、J=1,K=0C、J=K=0D、J=0,K=1三、判断题:(1)D触发器的特性方程为Q n+1=D,与Q n无关,所以它没有记忆功能。

()(2)同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。

()()(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。

(8)同步RS触发器在时钟CP=0时,触发器的状态不改变( )。

(9)D触发器的特性方程为Q n+1=D,与Q n无关,所以它没有记忆功能( )。

(10)对于边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次( )。

四、填空题:(1)触发器有()个稳态,存储8位二进制信息要()个触发器。

(2)在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的(),触发方式为()式或()式的触发器不会出现这种现象。

时序逻辑电路习题解答

时序逻辑电路习题解答

5-1 分析图所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。

CLKZ图 题 5-1图解:从给定的电路图写出驱动方程为:00121021()n n nn n D Q Q Q D Q D Q ⎧=⎪⎪=⎨⎪=⎪⎩将驱动方程代入D 触发器的特征方程D Qn =+1,得到状态方程为:10012110121()n n n n n n n n Q Q Q Q Q Q Q Q +++⎧=⎪⎪=⎨⎪=⎪⎩由电路图可知,输出方程为2nZ Q =根据状态方程和输出方程,画出的状态转换图如图题解5-1(a )所示,时序图如图题解5-1(b )所示。

题解5-1(a )状态转换图1Q 2/Q ZQ题解5-1(b )时序图综上分析可知,该电路是一个四进制计数器。

5-2 分析图所示电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A 为输入变量。

YA图 题 5-2图解:首先从电路图写出驱动方程为:()0110101()n n n n nD AQ D A Q Q A Q Q ⎧=⎪⎨==+⎪⎩将上式代入触发器的特征方程后得到状态方程()101110101()n n n n n n nQ AQ Q A Q Q A Q Q ++⎧=⎪⎨==+⎪⎩电路的输出方程为:01n nY AQ Q =根据状态方程和输出方程,画出的状态转换图如图题解5-2所示YA题解5-2 状态转换图综上分析可知该电路的逻辑功能为:当输入为0时,无论电路初态为何,次态均为状态“00”,即均复位;当输入为1时,无论电路初态为何,在若干CLK 的作用下,电路最终回到状态“10”。

5-3 已知同步时序电路如图(a)所示,其输入波形如图 (b)所示。

试写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图,并说明该电路的功能。

X(a) 电路图1234CLK5678X(b)输入波形 图 题 5-3图解:电路的驱动方程、状态方程和输出方程分别为:00101100011011011, ,n n n n n n n n n nJ X K X J XQ K XQ X Q XQ XQ XQ Q XQ XQ XQ Y XQ ++⎧==⎪⎨==⎪⎩⎧=+=⎪⎨⎪=+=+⎩= 根据状态方程和输出方程,可分别做出1110,n n Q Q ++和Y 的卡诺图,如表5-1所示。

数字电路与数字逻辑4时序逻辑电路习题解答

数字电路与数字逻辑4时序逻辑电路习题解答

4 62习 题1.解:QQRS3.解: CP =0时,R D =S D =0,Q n+1=Q n ; CP =1时,S R R =D ,S D =S ;1D D n n n n Q S R Q S RSQ S RQ +=+=+=+不管S 、R 输入何种组合,锁存器均不会出现非正常态。

5.解:(1)系统的数据输入建立时间t SUsys =或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=t pdOR +t pdXOR + t SU - t pdAND =18ns+22ns+20ns -16 ns =44ns 。

(2)4 63当C =1时, J =X X K = X Q K Q J Q n n n =+=+1 为D 触发器9. 解:当EN =0 ,Q n+1=Q n ;当EN =1,Q n+1=D ,则D EN Q EN Q n n ⋅+⋅=+11,令D EN Q EN D n ⋅+⋅=1即可。

10.解:根据电路波形,它是一个单发脉冲发生器,A 可以为随机信号,每一个A 信号的下降沿后;Q 1端输出一个脉宽周期的脉冲。

12.解:(1)(2)4 6415. 解:X =0时,计至9时置0000:03Q Q LD =,D 3D 2D 1D 0=0000X =1时,计至4时置1011:23Q Q LD =,D 3D 2D 1D 0=10112303Q Q X Q Q X LD +=,D 2=0,D 3=D 1=D 0=X16.解:当片1计数到1001时,置数信号LD 为低电平,这时,再来一个CP 脉冲,下一个状态就进入0000。

应该等到片0和片1的状态同时为1001时,片1的下一个状态才能进入0000。

改进后电路为:对改进后电路的仿真结果:17.解:4 6518.解:19. 解:从图所示电路图可知,S 1S 0=01,根据表4.8-3所示的74LS194功能表,电路处于右移功能。

右移数据输入端的逻辑表达式为:32IR Q Q D =。

时序逻辑电路例题及解析过程

时序逻辑电路例题及解析过程

时序逻辑电路例题及解析过程本文将介绍一些时序逻辑电路的例题及其解析过程。

时序逻辑电路是由组合逻辑电路和时序元件(如触发器、计数器)组成的电路,在实际电路设计中应用广泛。

本文将通过实例演示时序逻辑电路的设计流程及其应用。

例题1:设计一个2位二进制计数器,从00开始逐次计数,输出结果为BCD码。

解析:首先,我们需要确定计数器的位数,题目要求是2位,即最大计数值为3。

其次,我们需要使用BCD码输出,即用4位二进制码表示0-9的10个数字。

因此,我们需要将计数器的输出转换为BCD 码输出。

为了实现这个功能,我们可以使用4个较简单的D型触发器,每个触发器的输出分别连接到一个4-2编码器的输入端,最终输出经过一个BCD码转换器输出。

例题2:设计一个带复位功能的3位二进制计数器,从000开始逐次计数,复位后重新从000开始计数。

解析:这个题目需要我们实现计数器的复位功能。

为了实现这个功能,我们可以加入一个复位电路,当输入复位信号时,计数器的值重新从0开始计数。

我们可以使用3个D型触发器来实现计数器功能,同时加入一个AND门用于输入复位信号。

当复位信号为1时,AND门输出为1,触发器输入为0,计数器的值重新从0开始计数。

例题3:设计一个带计数使能和输出使能的3位二进制计数器,从000开始逐次计数,只有在计数使能和输出使能同时为1时,才允许计数器计数和输出结果。

解析:这个题目需要我们实现计数器的使能功能和输出使能功能。

只有在两个使能信号同时为1时,计数器才能计数和输出结果。

为了实现这个功能,我们需要加入一个计数使能电路和一个输出使能电路。

我们可以使用3个D型触发器来实现计数器功能,同时加入两个AND门,一个用于计数使能,一个用于输出使能。

当两个使能信号同时为1时,AND门输出为1,触发器可以计数和输出结果。

以上是时序逻辑电路例题及解析过程,希望对读者有所帮助。

时序逻辑电路的设计需要仔细考虑各种情况,以确保电路的正常工作。

时序逻辑电路思考题与习题题解

时序逻辑电路思考题与习题题解

思考题与习题题解5-1 填空题(1)组合逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与电路原来所处的状态无关;时序逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与信号作用前电路原来所处的状态有关。

(2)构成一异步n2进制加法计数器需要n 个触发器,一般将每个触发器接成计数或T’型触发器。

计数脉冲输入端相连,高位触发器的CP 端与邻低位Q端相连。

(3)一个4位移位寄存器,经过 4 个时钟脉冲CP后,4位串行输入数码全部存入寄存器;再经过 4 个时钟脉冲CP后可串行输出4位数码。

(4)要组成模15计数器,至少需要采用 4 个触发器。

5-2 判断题(1)异步时序电路的各级触发器类型不同。

(×)(2)把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

(×)(3)具有N 个独立的状态,计满N 个计数脉冲后,状态能进入循环的时序电路,称之模N计数器。

(√)(4)计数器的模是指构成计数器的触发器的个数。

(×)5-3 单项选择题(1)下列电路中,不属于组合逻辑电路的是(D)。

A.编码器B.译码器C. 数据选择器D. 计数器(2)同步时序电路和异步时序电路比较,其差异在于后者( B )。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关(3)在下列逻辑电路中,不是组合逻辑电路的有( D)。

A.译码器B.编码器C.全加器D.寄存器(4)某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作需要(B)时间。

μS μS μS(5)用二进制异步计数器从0做加法,计到十进制数178,则最少需要( C )个触发器。

(6)某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲,欲构成此分频器至少需要(B)个触发器。

(7)一位8421BCD码计数器至少需要(B)个触发器。

5-4 已知图5-62所示单向移位寄存器的CP 及输入波形如图所示,试画出0Q 、1Q 、2Q 、3Q 波形(设各触发初态均为0)。

数字电路第四章答案

数字电路第四章答案

数字电路第四章答案【篇一:数字电路答案第四章时序逻辑电路2】p=1,输入信号d被封锁,锁存器的输出状态保持不变;当锁存命令cp=0,锁存器输出q?d,q=d;当锁存命令cp出现上升沿,输入信号d被封锁。

根据上述分析,画出锁存器输出q及 q的波形如习题4.3图(c)所示。

习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图,试绘出q端的波形图。

解:主从jk触发器的 rd、且为低有效。

只有当rd?sd?1 sd端为异步清零和复位端,时,在cp下降沿的作用下,j、k决定输出q状态的变化。

q端的波形如习题4.4图所示。

习题4.5 习题4.5图(a)是由一个主从jk触发器及三个非门构成的“冲息电路”,习题4.5图(b)是时钟cp的波形,假定触发器及各个门的平均延迟时间都是10ns,试绘出输出f的波形。

cpf cp100ns10nsq(a)f30ns10ns(b)(c)习题4.5图解:由习题4.5图(a)所示的电路连接可知:sd?j?k?1,rd?f。

当rd?1时,在cp下降沿的作用下,且经过10 ns,状态q发生翻转,再经过30ns,f发生状态的改变,f?q。

rd?0时,经过10ns,状态q=0。

根据上述对电路功能的分析,得到q和f的波形如习题4.5图(c)所示。

习题4.6 习题4.6图(a)是一个1检出电路,图(b)是cp及j端的输入波形图,试绘出 rd端及q端的波形图(注:触发器是主从触发器,分析时序逻辑图时,要注意cp=1时主触发器的存储作用)。

cpj(a)qd(c)cp j(b)习题图解:分析习题4.6图(a)的电路连接:sd?1,k?0,rd?cp?q;分段分析习题4.6图(b)所示cp及j端信号波形。

(1)cp=1时,设q端初态为0,则rd?1。

j信号出现一次1信号,即一次变化的干扰,且k=0,此时q端状态不会改变;(2)cp下降沿到来,q端状态变为1,rd?cp,此时cp=0,异步清零信号无效;(3)cp出现上升沿,产生异步清零信号,使q由1变为0,在很短的时间里 rd又恢复到1;(4)同理,在第2个cp=1期间,由于j信号出现1信号,在cp下降沿以及上升沿到来后,电路q端和 rd端的变化与(2)、(3)过程的分析相同,其波形如习题4.6图(c)所示。

时序逻辑电路习题解答

时序逻辑电路习题解答

5-1分析图所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图。

解:从给定的电路图写出驱动方程为:D o (Q 0Q i n)e Q 2D i Q 01D 2 Q i nQ 01 1(Q 0Q n)eQ ;Q i n 1Q 0Q 21Q ;由电路图可知,输出方程为Z Q ;CLK将驱动方程代入D 触发器的特征方程Q n 1D ,得到状态方程为:5-1(a )所示,时序图如图题解Z图题5-1图根据状态方程和输出方程,画出的状态转换图如图题解题解5-1(a )状态转换图综上分析可知,该电路是一个四进制计数器。

5-2分析图所示电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A 为输入变量。

解:首先从电路图写出驱动方程为:D o A& D i A Qg :A (Q : Q i n)将上式代入触发器的特征方程后得到状态方程Q 0 1AQ :Q :1 AQ 0Q :A (Q nQ :)电路的输出方程为:CLKQ i12345——-A1 11 t----------- 1------------ 1|| 1 » 1 1 1----------- 1 ---------- 1 --------------►CLK0 Q 2/Z 仝题解5-1(b )时序图0 Q o 胃AY图题5-2图丫AQoQ;根据状态方程和输出方程,画出的状态转换图如图题解5-2 所示综上分析可知该电路的逻辑功能为:当输入为0时,无论电路初态为何,次态均为状态" 00”,即均复位;当输入为1时,无论电路初态为何,在若干CLK 的作用下,电路最终回到状态“10”。

5-3已知同步时序电路如图(a )所示,其输入波形如图 (b )所示。

试写出电路的驱动方 程、状态方程和输出方程,画出电路的状态转换图和时序图,并说明该电路的功能。

CLK 1 2345678(b )输入波形 图题5-3图解:电路的驱动方程、状态方程和输出方程分别为:J 。

《数字逻辑与电路》复习题及答案

《数字逻辑与电路》复习题及答案

《数字逻辑与电路》复习题第一章数字逻辑基础(数制与编码)一、选择题1.以下代码中为无权码的为CD。

A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为AB 。

A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3.一位十六进制数可以用 C 位二进制数来表示。

A. 1B. 2C. 4D. 164.十进制数25用8421BCD码表示为 B 。

A.10 101B.0010 0101C.100101D.101015.在一个8位的存储单元中,能够存储的最大无符号整数是CD 。

A.(256)10B.(127)10C.(FF)16D.(255)106.与十进制数(53.5)10等值的数或代码为ABCD 。

A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87.与八进制数(47.3)8等值的数为:A B。

A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。

A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题(正确打√,错误的打×)1. 方波的占空比为0.5。

(√)2. 8421码1001比0001大。

(×)3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

(√)4.格雷码具有任何相邻码只有一位码元不同的特性。

(√)5.八进制数(17)8比十进制数(17)10小。

(√)6.当传送十进制数5时,在8421奇校验码的校验位上值应为1。

(√)7.十进制数(9)10比十六进制数(9)16小。

(×)8.当8421奇校验码在传送十进制数(8)10时,在校验位上出现了1时,表明在传送过程中出现了错误。

(√)三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1和0来表示。

时序逻辑电路 习题答案

时序逻辑电路 习题答案

第十四章时序逻辑电路14.1 时序电路见图5—1起始状态Q0Q1Q2=000,画出电路的时序图。

14.2 画出图5—2所示电路的时序图和状态图,初始状态0001。

14.3 画出图5—3的状态图14.4 画出图5—4电路的状态图和时序图。

14.5 画出图5—5(a)电路中B、C端波形,输入端A、CP波形如图5—5(b)所示,触发器初始状态为零。

14.6 画出图5—6电路的状态图和时序图。

14.7 图5—7中,FF0为下降沿触发器的JK触发器,FF1为上升沿触发的D触发器,试对应给定的条件,画出Q0、Q1、的波形图。

14.8 试用下降沿触发器的JK触发器设计一个同步时序电路,其要求见图5—8。

14.9 试用上升沿触发的D触发器和与非门设计一个同步时序电路,要求见图5—9。

14.10 设计一个步进电机用的三相六状态脉冲分配器。

如用1表示线圈导通,用0表示线圈截止,则三个线圈ABC的状态转换图如图5—10所示。

在正转时控制输入端G为1,反转时为0。

14.11 用下降沿触发的边沿JK触发器和与非门,设计一个按自然态序进行计数的七进制同步加法计数器。

14.12 用主从JK触发器和与非门,设计一个按自然态序进行计数的九进制同步加法计数器。

14.13 用上升沿触发的边沿D触发器和与非门,设计一个按自然态序进行计数的十二进制同步加法计数器。

14.14 用上升沿触发的边沿D触发器和与非门,设计一个按自然态序进行计数的十进制同步加法计数器。

14.15 用下降沿触发的边沿JK触发器和与非门,设计一个按自然态序进行计数的七进制异步加法计数器。

14.16 用上升沿触发的边沿D触发器和与非门,设计一个按自然态序进行计数的十进制异步加法计数器。

_时序逻辑电路课后答案

_时序逻辑电路课后答案

_时序逻辑电路课后答案(总28页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--2第六章 时序逻辑电路【题 】 分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

Y图P6.3【解】驱动方程:11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩ 输出方程:3Y Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩ 电路能自启动。

状态转换图如图【题 】 分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A 为输入逻辑变量。

图A6.33Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQQ A Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图1图A6.5【题 】 分析图时序电路的逻辑功能,画出电路的状态转换图,检查电路能否自启动,说明电路能否自启动。

说明电路实现的功能。

A 为输入变量。

4AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQQ AQQ =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212Q Q Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图。

A =0时作二进制加法计数,A =1时作二进制减法计数。

01图A6.6【题 】 分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

4 时序逻辑电路习题解答62自我测验题1.图T4.1所示为由或非门构成的基本SR锁存器,输入S、R的约束条件是。

A.SR=0B.SR=1C.S+R=0D.S+R=1QG22QRS图T4.1 图T4.22.图T4.2所示为由与非门组成的基本SR锁存器,为使锁存器处于“置1”状态,其RS⋅应为。

A.RS⋅=00C.RS⋅=10D.RS⋅=113.基本SR所示,已知X、Y波形,判断Q的波形应为A、B、C、D中的。

假定锁存器的初始状态为0。

XYXYABCD不定不定(a)(b)图T4.34.有一T触发器,在T=1时,加上时钟脉冲,则触发器。

A.保持原态B.置0C.置1D.翻转5.假设JK触发器的现态Q n=0,要求Q n+1=0,则应使。

A.J=×,K=0B.J=0,K=×C.J=1,K=×D.J=K=16.电路如图T4.6所示。

实现AQQ nn+=+1的电路是。

4 时序逻辑电路习题解答 63A AA AA .B .C .D .图T4.67.将D 触发器改造成T所示电路中的虚线框内应是 。

TQ图T4.7A .或非门B .与非门C .异或门D .同或门 8.触发器异步输入端的作用是 。

A .清0 B .置1 C .接收时钟脉冲 D .清0或置1 9.米里型时序逻辑电路的输出是 。

A .只与输入有关 B .只与电路当前状态有关C .与输入和电路当前状态均有关D .与输入和电路当前状态均无关10.用n 只触发器组成计数器,其最大计数模为 。

A .nB .2nC .n 2D .2 n11.一个5位的二进制加计数器,由00000状态开始,经过75个时钟脉冲后,此计数器的状态为 :A .01011B .01100C .01010D .0011112.图T4.12所示为某计数器的时序图,由此可判定该计数器为 。

图T4.1213.电路如图T4.13示,假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100,请问在时4 时序逻辑电路习题解答64钟作用下,触发器下一状态Q2 Q1 Q0为。

2图T4.13A.101B.100C.011D.00014.电路图T4.14所示。

设电路中各触发器当前状态Q2 Q1 Q0为110,请问时钟CP作用下,触发器下一状态为。

图T4.14A.101B.010C.110D.11115.电路如图T4.15所示,74LS191具有异步置数功能的4位二进制加减计数器。

已知电路的当前状态Q3 Q2 Q1 Q0为1100,请问在时钟作用下,电路的下一状态Q3 Q2 Q1 Q0为。

图T4.15A.1100B.1011C.1101D.000016.下列功能的触发器中,不能构成移位寄存器。

4 时序逻辑电路习题解答 65A .SR 触发器B .JK 触发器C .D 触发器 D .T 和T '触发器。

17.4位移位寄存器,现态Q 0Q 1Q 2Q 3为1100,经左移1位后其次态为 。

A .0011或1011 B .1000或1001 C .1011或1110 D .0011或1111 18.现欲将一个数据串延时4个CP 的时间,则最简单的办法采用 。

A .4位并行寄存器B .4位移位寄存器C . 4进制计数器D .4位加法器 19.一个四位串行数据,输入四位移位寄存器,时钟脉冲频率为1kHz ,经过 可转换为4位并行数据输出。

A .8msB .4msC .8µsD .4µs20.由3级触发器构成的环形和扭环形计数器的计数模值依次为 。

A .8和8 B .6和3 C .6和8 D .3和6习 题1.由或非门构成的基本SR 锁存器如图P4.1所示,已知输入端S 、R 的电压波形,试画出与之对应的Q 和Q 的波形。

SR QQQQSR 1G 2G图P4.1解:QQR S2.由与非门构成的基本SR 锁存器如图P4.2所示,已知输入端 S 、R 的电压波形,试画出与之对应的Q 和Q 的波形。

4 时序逻辑电路习题解答 66QQQQS R2图P4.2解:QQSR3.写出图P4.3所示钟控SR 锁存器的特性方程,R SQQ图P4.3解: CP =0时,R D =S D =0,Q n+1=Q n ; CP =1时,S R R =D ,S D =S ;1D D n n n n Q S R Q S RSQ S RQ +=+=+=+不管S 、R 输入何种组合,锁存器均不会出现非正常态。

4.CMOS 传输门构成的钟控D 锁存器的工作原理。

QG 2QDQD(a ) (b )4 时序逻辑电路习题解答67CPD(c)图P4.4(2)分析图P4.4(b)所示主从D触发器的工作原理。

(3)有如图P4.4(c)所示波形加在图P4.4(a)(b)所示的锁存器和触发器上,画出它们的输出波形。

设初始状态为0。

解:(1)图所示是用两个非门和两个传输门构成的钟控D锁存器。

当CP=1时,TG1导通,TG2断开,数据D直接送到Q和Q端,输出会随D的改变而改变。

但G1、G2没有形成正反馈,不具备锁定功能,此时称电路处于接收数据状态;CP变为低电平0时,TG1断开,TG2导通,G1、G2形成正反馈,构成双稳态电路。

由于G1、G2输入端存在的分布电容对逻辑电平有短暂的保持作用,因此,电路输出状态将锁定在CP信号由1变0前瞬间D信号所确定的状态。

(2)由两个D锁存器构成的主从D触发器,采用上升沿触发方式,原理分析可参考4.2.1节有关内容。

(3)D锁存器输出波形图CPDQD触发器输出波形图CPDQ5.图P4.5(a)所示的为由D锁存器和门电路组成的系统,锁存器和门电路的动态参数如下:锁存器传输延时t p(DQ)=15ns,t p(CQ)=12ns,建立时间t SU=20ns;保持时间t H=0ns。

与门的延迟时间t pdAND=16ns,或门的延迟时间t pdOR=18ns,异或门的延迟时间t pdXOR=22ns。

(1)求系统的数据输入建立时间t SUsys;(2)系统的时钟及数据输入1的波形如图P4.5(b)所示。

假设数据输入2和数据输入3均恒定为0,时钟使能恒定为1,请画出Q的波形,并标明Q对于时钟及数据输入1的延迟。

4 时序逻辑电路习题解答68数据输入1时钟输入时钟使能数据输入1时钟数据输入2数据输入3(a)(b)图P4.5解:(1)系统的数据输入建立时间t SUsys=或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=t pdOR+t pdXOR+ t SU- t pdAND =18ns+22ns+20ns-16 ns =44ns。

(2)数据输入1时钟Q6.有一JK触发器如图P4.6(a)所示,已知CP、J、K信号波形如图P4.6(b)所示,画出Q端的波形。

(设触发器的初始态为0)QQJCPKQ(a)(b)图P4.6解:QKJCP7.试画出如图P4.7所示时序电路在一系列CP信号作用下,Q0、Q1、Q2的输出电压波形。

设触发器的初始状态为Q=0。

4 时序逻辑电路习题解答 69Q 0Q 1Q 2CP图P4.7解:先画Q 0波形,再画Q 1波形,最后画Q 2波形。

CP0Q 1Q 2Q8.有一简单时序逻辑电路如图P4.8所示,试写出当C = 0和C =1时,电路的状态方程Q n +1,并说出各自实现的功能。

CX图P4. 8解:当C =0时,J =X ,K=Xn n n n n Q X Q X Q K Q J Q +=+=+1 为T 触发器当C =1时, J =X X K =X Q K Q J Q n n n =+=+1 为D 触发器9.用上升沿D 触发器和门电路设计一个带使能EN 的上升沿D 触发器。

要求当EN =0时,当时钟加入后触发器状态保持不变;当EN =1时,当时钟加入后触发器正常工作。

解:当EN =0 ,Q n+1=Q n ;当EN =1,Q n+1=D ,则D EN Q EN Q n n ⋅+⋅=+11,令D EN Q EN D n ⋅+⋅=1即可。

4 时序逻辑电路习题解答 7010.由JK 触发器和D 触发器构成的电路如图P4.10(a )所示,各输入端波形如图P4.10(b )。

设各个触发器的初态为0,试画出Q 0和Q 1端的波形,并说明此电路的功能。

BA Q 0Q 1AB(a )(b )图P4.10解:B A Q 0Q 1根据电路波形,它是一个单发脉冲发生器,A 可以为随机信号,每一个A 信号的下降沿后;Q 1端输出一个脉宽周期的脉冲。

11.由四位二进制计数器74161及门电路组成的时序电路如图P4.11所示。

要求: (1)分别列出X =0和X =1时的状态图; (2)指出该电路的功能。

11&11174161Q 0Q 1Q 2Q 3D 0D 1D 2D 3EP ETCO LDCP R DCP图P4.114 时序逻辑电路习题解答 71解:(1)X =0时,电路为8进制加计数器,状态转换图为:2Q 1Q 0Q 3Q(2)X =1时,电路为5进制加计数器,状态转换图为:2Q 1Q 0Q 3Q12.由四位二进制计数器74LS161和4位比较器74LS85构成的时序电路如图P4.12所示。

试求:(1)该电路的状态转换图; (2)工作波形图;(3)简述电路的逻辑功能;(4)对电路做适当修改,实现N (N <16)进制计数。

1P4.12解:(1)2Q 1Q 0Q 3Q(2)4 时序逻辑电路习题解答 72CP Q 0Q 2Q 1Q 3(3)11进制加法计数器(4)修改74LS85的B 3B 2B 1B 0输入即可。

13.试分析如图P4.13所示电路的逻辑功能。

图中74LS160为十进制同步加法计数器,其功能如表P4.13所示。

(CO=Q 3Q 2Q 1Q 0)CP1C图P4.13表P4.13 74LS160功能表解:28进制加法计数器。

(8421BCD 码输出)14.用74161构成十一进制计数器。

要求分别用“清零法”和“置数法”实现。

解:(1)清零法2Q 1Q 0Q 3Q4 时序逻辑电路习题解答 7311(2)置数法2Q 1Q 0Q 3Q1115.用十六进制同步加法计数器74161设计一个可控计数器,X =0时实现8421BCD 码计数器,X =1时实现2421BCD 码计数器。

解:X =0时,计至9时置0000:03Q Q LD =,D 3D 2D 1D 0=0000X =1时,计至4时置1011:23Q Q LD =,D 3D 2D 1D 0=10112303Q Q X Q Q X LD +=,D 2=0,D 3=D 1=D 0=X11CPX4 时序逻辑电路习题解答 7416.现用两片74161构成的100进制计数器。

相关文档
最新文档