数电 简易数字计时时钟电路设计
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计数字电子钟是一种通过电子元器件来显示时间的设备。
它采用数字显示方式，能够精确地显示时、分、秒，并具备时间设置、闹钟功能等。
本文将为您介绍一种数字电子钟的逻辑电路设计。
一、设计目标本设计旨在实现一个简单且稳定的数字电子钟，具有以下功能：1. 显示当前的时、分、秒；2. 具备设置时间的功能；3. 具有闹钟功能，能在设定的时间触发闹钟；4. 使用稳定的时钟信号，确保显示的准确性。
二、设计思路1. 时钟信号时钟信号是数字电子钟的核心，它提供了每一秒的时间基准。
我们可以使用晶体振荡器作为时钟信号源，晶体振荡器能提供稳定的频率信号，确保显示的准确性。
2. 计时功能数字电子钟需要精确地计时，因此需要设计一个计时模块。
我们可以使用可编程计数器作为计时模块，根据时钟信号的频率，在每个计时周期内加1，从而实现精确的计时功能。
3. 数码管显示为了显示时、分、秒等信息，我们需要使用数码管。
数码管由多个数码管单元组成，每个数码管单元可以显示一个数字(0-9)。
通过控制每个数码管单元的输入信号，我们可以实现相应的数字显示。
4. 设置功能为了实现设置时间的功能，我们可以使用开关和触发器。
当用户按下设置按钮时，触发器会将时、分、秒数据锁存，并将数据传输到计时模块中。
用户可以通过增加或减少按键来调整时间，同时按下确认按钮后，触发器会将锁存的时间数据传输到计时模块中，实现时间的设置。
5. 闹钟功能为了实现闹钟功能，我们可以设置一个闹钟触发器模块。
用户可以按下闹钟设置按钮，将所需闹钟时间输入到触发器中，并按下确认按钮进行确认。
当达到设定的闹钟时间时，触发器会输出一个高电平信号，触发闹钟。
三、电路设计1. 时钟信号部分时钟信号部分使用晶体振荡器作为时钟源，通过稳压电源提供适当的电压，并通过数字时钟芯片将信号引入。
2. 计时功能部分计时功能部分由可编程计数器组成，计数器的时钟输入与时钟信号相连接，使其能够按照时钟信号的频率进行计数。
数字钟计时电路的电类实验原理图和电路图
页眉内容
实验1 多功能计时电路的设计——数字钟
1.实验原理及框图
图1.1三位计时器示意图
计时电路示意图如图1.1所示，计时电路完成计时功能，并且将计时结果传送至显示电路，进而实现显示功能。
原理框图如图1.2所示，主要由计时电路，秒信号发生电路，清零电路和译码显示电路组成。
计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。
图1.2数字钟的原理框图
精心整理。
数电课设--数字钟的设计
数电课设--数字钟的设计摘要：该设计主要是设计一种基于数字电路实现的数字钟，用于显示当前时间，同时设计一个简单的时间调整系统来实现对数字钟的时间调整。
本设计实现了数字钟的时间显示、时间调整等功能，具有简单、实用等优点。
关键词：数字钟、计数器、时间调整系统一、引言数字钟是一种时钟显示设备，它可以在显示面板上显示当前时间，数字钟的普及改变了人们观念上的关于时间知识的变革。
本课设就是要通过设计一个数字钟，来综合应用我们所学的数字电路知识，通过数字电路的设计实现时间的显示及调整。
二、数字钟的设计原理数字钟的设计离不开计数器和定时器，计数器的作用是进行计数操作，进而对时间进行处理，定时器的作用是用来控制计数器的计数和复位，使其能够按照固定的时间序列不断进行计数。
数字钟的显示部分采用数码显示管显示当前时间，数码显示管显示的时间单位有小时、分钟和秒。
三、数字钟的设计方案数字钟的设计方案可以分为两部分，一部分是计数器及定时器的设计，另一部分是时间调整系统的设计。
下面分别进行介绍。
（一）计数器及定时器的设计计数器采用7474型D触发器进行设计，二进制计数器采用模8计数模式，带有异步复位功能。
其中，D触发器的Vcc接+5V电源，GND接地，CLK接定时器的输出，D接Q的输出，Q接下一级触发器D端。
计数器采用8253/8254型定时器，应该根据标准时钟的频率和预置值计算计数器的频率和复位时间。
时间调整功能通常是通过8255接口芯片实现。
（二）时间调整系统的设计时间调整系统通过单片机实现，主要实现以下功能：上下键切换修改时间单位、按键快速调整修改时间数字、按键高频稳定范围设置、判断闹钟是否开启、日历选择等。
四、数字钟的实现数字钟的实现可以参考实验教材进行，实现前需要明确以下几点：1. 根据实际需求确定数字钟的参数：例如显示的时间格式，以及是否需要设置闹钟等。
2. 设计好数字钟的原理图，并选择适合的元件进行接线。
3. 进行电路调试和测试，对电路进行稳定性测试等。
数字电路课程设计--简易数字秒表
简易数字秒表1. 实验设计指标及要求：1.1课题说明：在体育比赛、时间准确测量等场合通常要求计时精度到1%秒（即10 ms ）甚至更高的计时装置，数字秒表是一种精确的计时仪表，可以担当此任。
本课题的设计任务设计一个以数字方式显示的计时器，即数字秒表。
1.2设计内容：a) 数字秒表需求分析，信号及属性定义；b) 电路原理设计、分析、参数计算，画出电路原理图； c) 电路安装与实验测试。
1.3设计要求：d) 量程99.99 S ，计时精度1%秒，计时结果动态显示，十进制格式；e) 设置启动、清除信号，清除信号使输出结果，使电路复位到初始状态；f) 设置暂停、停止信号，暂停、停止时均保持当前结果，直到清除信号有效时止；1.4总体设计思路：数字秒表由4个部分组成：精确的时钟源、十进制计数器、译码器、七段码或液晶显示电路。
时钟源产生符合精度要求的基准时钟，本设计中取10毫秒即可。
十进制计数器需要4个，分别对应4个十进制位，输出为BCD 码。
若采用七段码显示器则译码器完成BCD 到七段码的译码，由4位显示电路动态显示结果。
综上所述，数字秒表应具有以下结构（如图1所示）：图 12.单元电路设计：2.1分频、进位功能的实现：数字秒表由四部分组成：精确的时钟源，十进制计数器，译码器，七段码显示电路。
本实验设计时钟脉冲源采用电路板上的1000HZ 脉冲，74ls90芯片具有2-5-10进制功能，由5片74ls90芯片构成分频、计数电路，第一片74ls90芯片将直接输入的1000HZ 脉冲源分成100HZ ，后四片74ls90芯片再逐次进行10H 、1HZ 、0.1HZ 的分频工作，与此同时后4片74ls90芯片组成十进制计数器与四个终端显示由七段译码显示器连接以显示电路输出结果。
74ls90功能表：图2 74ls90管脚图表174ls90 BCD 十进制计数时序CPa Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 90 0 0 0 0 0 0 0 1 10 0 0 0 1 1 1 1 0 00 0 1 1 0 0 1 1 0 00 1 0 1 0 1 0 1 0 11KHZ2.2 分频电路如图3：图32.3 计数电路：此电路需要4个十进制计数器，4个计数器由低位到高位连接起来，每一级的输入脉冲是前一级的十分之一，输出则需要正确连接七段码显示电路，其电路如图4。
数电课程设计-简易数字时钟
目录一、课程设计任务及要求 (2)二、课程设计目的 (2)三、系统工作原理综述及原理框图 (2)四、各单元电路工作原理、电路图及仿真结果 (3)1.模24计数器 (3)2.模60计数器 (4)3.分频器 (7)4.校时控制器 (8)五、数字时钟原理图及仿真结果 (10)六、下载到实验箱、较时及测试结果 (12)七、课程设计小结 (12)附录：设备清单一、课程设计任务及要求1.课程设计任务：用CPLD设计简易数字时钟。
2.要求：（1）具有计时功能，用6位数码管分别显示时、分、秒信号。
（2）具有校时功能，进行时校时时不能对分计数器的状态有影响，进行分校时时不能对时计数器的状态有影响；校时结束后，秒计数器要清零。
二、课程设计目的1.通过完成课程设计，掌握实际问题的逻辑分析，学会对实际问题进行逻辑状态分配、化简。
2.掌握简单数字系统问题的控制电路设计要求及信号之间的配合。
3.掌握数字电路各单元电路与总体电路的设计、调试、模拟仿真方法。
4.掌握一个较复杂电路在实现时，出现问题时的分析思路与解决办法；学会模块化、层次化进行电路设计的方法。
三、系统工作原理综述及原理框图系统框图如下图所示：系统工作原理综述：由系统框图可知，此数字时钟由七部分组成：标准时钟源、分频器、秒计数器、分计数器、时计数器、分校时控制器、时校时控制器、译码显示器。
其中标准时钟源已经提供为1KHZ；分频器将其分为两种计时信号，一种为计数信号，为1HZ；一种为校时信号，为5HZ(可自行设定)。
系统正常工作时，所有计数器处于计数状态，结果经译码后由数码管显示出来；当清零键按下时，所有计数器均被清零，时钟显示00：00：00；当按下分校时键时，校时信号加到分计数器时钟端，使得分计数器快速计数，达到分较时的效果，同时秒计数器清零，且时计数器显示的数字不变；当按下时校时键时，校时信号加到时计数器时钟端，使得时计数器快速计数，达到时较时的效果，同时秒计数器清零，且分计数器显示的数字不变。
数字电路课程设计--数字时钟
《数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒。
一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。
通过采用各种集成数字芯片搭建电路来实现相应的功能。
具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。
该电路具有计时和校时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！一、系统结构。
（1）功能。
此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。
（2）系统框图。
系统方框图1（3）系统组成。
1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。
2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。
3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。
4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。
5.显示模块：由7段数码管来起到显示作用，通过接受CD4511的信号。
本次选用的是共阴型的CD4511。
二、各部分电路原理。
1.秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。
最终如图3接口就输出矩形波，而形成的秒脉冲。
数电课程设计报告数字钟的设计
数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一．设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化；按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二．设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一．简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二．当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲；校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三．电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变；按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献：基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。
设计一个能显示时、分、秒的简易数字钟
数字电子技术课程设计报告要求：设计一个能显示时、分、秒的简易数字钟。
步骤：用verilog语言在记事本编写程序，再用QuartusⅡ仿真，定义针脚，在面板上模拟。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的寿命，因此得到广泛的应用。
设计原理及框图数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路，具有时、分、秒计数显示功能，以24小时为计数循环。
这次实验主要是要实现时钟的计时功能，时间计数由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器，,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器.，然后需要把8位二进制数转变为译码管需要的8421码。
设计方案：这个实验总体分：秒、分、时三个模块，计时和较准两个模式标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲之一。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号作为时计数器的时钟脉冲之一，时计数器采用24进制计时器，可实现对一天24小时的计时。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过译码管显示。
这们时钟的计时功能就实现了，秒模块是一个以1HZ的clock信号控制的60进制计数器，并同时产生分进位信号tun。
always @(posedge clock)beginif(sec==59) \\当秒等于59时，如果处于计时模式时产生begin \\一个进位脉冲tun, 否则tun信号暂停sec<=0;tun<=1;elsetun<=tun;endelse \\若秒不等于59，同样如果处于计时模式begin \\就使tun信号清0，否则tun信号暂停sec<=sec+1;if(at==0)tun<=0;elsetun<=tun;endend分模块也是一个60进制计数器，并产生小时的进位信号mod,但要受到两个控制信号的控制一个是进位信号tun，另一个是t_min的按建信号。
数电课程设计之数字钟
课程设计任务书学生姓名： XXX 专业班级：指导教师：工作单位：题目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。
要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。
2.秒、分为00-59六十进制计数器。
3.时为00-23二十四进制计数器。
4.可手动校正：能分别进行秒、分、时的校正。
只要将开关置于手动位置。
可分别对秒、分、时进行连续脉冲输入调整。
5.整点报时。
整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。
时间安排：第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日多功能数字钟电路设计摘要 (1)Abstract (2)1系统原理框图 (3)2方案设计与论证 (4)2.1时间脉冲产生电路 (4)2.2分频器电路 (6)2.3时间计数器电路 (7)2.4译码驱动及显示单元电路 (8)2.5校时电路 (8)2.6报时电路 (10)3单元电路的设计 (12)3.1时间脉冲产生电路的设计 (12)3.2计数电路的设计 (12)3.2.1 60进制计数器的设计 (12)3.2.2 24进制计数器的设计 (13)3.3译码及驱动显示电路 (14)3.4 校时电路的设计 (14)3.5 报时电路 (15)3.6电路总图 (17)4仿真结果及分析........................................... 错误！未定义书签。
4.1时钟结果仿真....................................... 错误！未定义书签。
4.2 秒钟个位时序图..................................... 错误！未定义书签。
数字电路课程设计--数字闹钟计时器
数字电路课程设计姓名：李志波专业：电子信息工程年级：2012级数字闹钟计时器一．实验目的1．通过这个实验进一步了解掌握各种功能芯片的功能，并能够在电路系统中正确应用。
2．强化巩固专业课课程内容，学会对电路的系统分析。
3．初步了解基础的电路设计思路和方法，锻炼自己的动手能力，巩固电子焊接技术。
二．实验原理1.显示译码器74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。
它的引脚图及功能如下：（a）要求输入数字0~15时“灭灯输入端”BI必须开路或保持高电平，如果不要灭十进制的0，则“动态灭灯输入”RBI必须开路或者为高电平。
（b）当灭灯输入端BI接低电平时，不管其他输入端为何种电平，所有各端输出均为低电平。
（c）BI/RBO是线与关系，既是“灭灯输入端”BI又是“动态灭灯输出端”RBO。
2.数码显示器LC5011-11就是一种共阴极数码显示器，它的管脚图如图1，X为共阴极，DP为小数点。
其内部是八段发光二极管的负极连在一起的电路。
当在a.b.c.d.e.f.g.DP加上正向电压时，各段二极管就会被点亮，例如，利用74LS48ABCD 四个引脚接上一级输出LT,RBO/BI ，RBI 接高电平，或悬空。
3,十进制集成计数电路74LS9074LS90时异步二-五-十进制计数器。
其管脚图如图U174LS90DQ A 12Q B 9Q D 11Q C 8I N B1R 916R 927R 012I N A 14R 023G N D10V C C 5它的内部由两个计数电路组成，一个为二进制，计数电路，计数脉冲输入端为CP1,输出端为QA QB QC QD.这两个计数器可独立使用，当QA 连到CP2时，可构成十进制计数器。
它具有复零输入端ROA,ROB 和复9输入端R9A R9B 。
如果复零输入端ROA,ROB 皆为高电平时，计数器复零；如果复9输入端R9A,R9B 皆为高电平时，计数器复9。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计数字电子钟是一种应用广泛的数字化产品，它不仅方便准确地显示时间，还具备功能丰富、外观美观等优点。
本文将介绍数字电子钟的逻辑电路设计，包括时钟信号输入模块、计数模块、显示模块以及设置功能模块等方面。
一、时钟信号输入模块时钟信号输入模块是数字电子钟的核心模块之一，它负责提供准确的时钟信号供其他模块使用。
在设计时钟信号输入模块时，我们可以采用晶振作为时钟源，通过将晶振输出的脉冲信号进行适当的处理，得到精确的时钟信号。
具体而言，我们可以通过使用频率分频电路，将晶振输出的高频脉冲信号分频成我们需要的低频时钟信号。
这样能够降低电路的复杂度，提高系统的稳定性和可靠性。
二、计数模块计数模块是实现数字电子钟时间计数功能的核心模块。
在设计计数模块时，我们可以采用分秒计数和时分计数两种方式。
对于分秒计数，我们可以使用两个计数器分别表示分钟和秒钟，当秒钟计数到59时，分钟计数器加1，同时秒钟计数器清零，从而实现分秒的连续计数。
对于时分计数，我们可以使用两个计数器分别表示小时和分钟，同样采用类似的逻辑实现。
当分钟计数到59时，小时计数器加1，同时分钟计数器清零，从而实现时分的连续计数。
三、显示模块显示模块是数字电子钟的重要组成部分，它负责将计数模块得到的时间信息以合适的形式显示出来。
在设计显示模块时，我们可以采用数码管来显示时间信息。
数码管是一种方便实用的数字显示元件，它可根据控制信号显示0至9的数字。
我们可以通过将计数器输出的二进制信号转换为对应的数码管控制信号，从而实现时间的数字显示。
四、设置功能模块设置功能模块是数字电子钟的附加功能之一，它可以实现时间的设置和调整。
在设计设置功能模块时，我们可以引入按钮和开关等输入元件，通过对输入元件状态的检测和判断，实现时间的设置和调整。
具体而言，我们可以设计一个按钮矩阵用于选择要设置的时间单位（例如时、分、秒），再通过加减按钮来实现时间数值的单步增减操作。
如何设计简单的数字时钟电路
如何设计简单的数字时钟电路数字时钟电路是一种常见的电子电路，用于显示时间并具备时间计时功能。
设计一个简单的数字时钟电路可以通过以下步骤实现。
第一步：确定数字时钟的显示方式常见的数字时钟电路可以采用七段数码管进行显示，每个数码管由七个LED灯组成，用于显示数字0-9。
可以根据需要选择合适的数码管来完成数字时钟的显示。
第二步：确定时钟的计时器数字时钟电路需要一个计时器来跟踪时间。
常见的计时器可以使用555定时器或者基于微控制器的计时器模块。
选择适合自己的计时器并连接到电路中。
第三步：连接七段数码管将选定的七段数码管连接到电路中。
每个数码管的七个LED灯分别对应数码管的a、b、c、d、e、f、g引脚，根据数码管的型号和引脚布局进行正确连接。
例如，将数码管的a引脚连接到计时器的输出引脚，b引脚连接到计时器的另一个引脚，以此类推。
第四步：设计时钟功能根据需要设计时钟功能，包括显示当前时间、设置闹钟、调节亮度等。
可以通过增加按钮开关、旋转编码器或者完成基于微控制器的编程来实现这些功能。
第五步：连接电源和调试将数字时钟电路与合适的电源连接，并进行必要的调试。
确保电路中的元件连接正确并正常工作。
如果有需要，可以使用示波器或多用途测试仪来辅助调试。
总结：通过以上步骤，我们可以设计一个简单的数字时钟电路。
根据需求选择合适的数码管和计时器，连接七段数码管，设计时钟功能并连接电源进行调试。
这样就可以得到一个能够准确显示时间并具备计时功能的数字时钟电路。
需要注意的是，以上步骤只是设计一个简单的数字时钟电路的基本流程，具体的实现可能因项目需求和硬件平台的差异而有所不同。
在实际应用中，还需要考虑电路的稳定性、精度和可靠性等因素，并根据实际情况进行细节调整和优化。
简易数字钟设计
简易数字钟设计简易数字钟设计⼀、摘要信息时代，时间观念深⼊⼈⼼，所以掌握数字钟的设计具有⼀定的时代意义，并且使⽤Multisim进⾏分⽴元件设计数字钟，可以⼤⼤提升个⼈数字电路的素养。
设计思路是从上⾄下，先进⾏数字钟整体框架的设计，考虑各个⼦芯⽚的预留端⼝，再逐个设计各个⼦电路模块。
最终完成了时钟显⽰，调时，闹钟，定点报时以及万年历的功能。
并且总的控制点预留了新功能的接⼊⼝，这样⼦就可以⼗分⽅便的进⾏新功能的加⼊。
⽬录⼆、前期准备1、数电知识的复习门电路，计数器，触发器，555触发器以及卡诺图等相关知识。
2、Multisim相关知识的学习除基本操作之外，还应该学习两个设计⼤型电路的相关知识。
（1）总线技术：图2-2-1 总线功能选择A、点击总线按钮，然后进⾏绘制，便可以得到总线。
图2-2-2 总线图样。
B、双击总线进⾏总线端⼝的添加：图2-2-3 总线端⼝添加图C、单击添加后，可以进⾏端⼝的添加，有2种⽅式，第⼀种便是⼀次只能加⼀种端⼝，第⼆种是可以加⼊前缀相同，但是标号不同的多个端⼝图2-2-4 总线端⼝⽅式⼆添加图D、之后选择连线确认即可图2-2-5 总线连线图（2）⼦电路技术：A、新建⼀个⼦模块图2-3-1 ⼦电路添加⽅法图⽰B、添加管脚图2-3-2 ⼦电路管脚添加图⽰三、电路总设计思路图3-1 电路总设计思路图⽰⾸先考虑数字钟所有的功能：有时钟显⽰，调时，秒表，万年历，定点报时和闹钟⼀共6个功能，所以切换电路要预留6个以上的功能切换项。
（切换键设为“=”）其次，对于数字钟必须要有精确的秒发⽣器作为基础，由于Multisim本⾝软件的刷新频率问题，所以只好使⽤信号发⽣器作为数字钟的秒发⽣器。
最后，考虑显⽰功能，由于只能使⽤4个数码管，所以需要⼀个显⽰切换功能，然后再接⼊数码管。
（切换键设为“E”）。
四、⼦电路设计1、控制电路（切换功能电路）图4-1-1 控制电路搭建图（1）使⽤的是CD4017⼗路⼗节拍顺序脉冲发⽣器，由于暂时只有6个功能，所以改接为六路六节拍顺序脉冲发⽣器。
数字电子钟_逻辑电路设计简易数字钟
设计方案提示根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。
1. 秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出.2. 计数译码显示秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00～59，它们的个位为十进制，十位为六进制。
时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。
周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1.1所示。
按表1.1状态表不难设计出“日”计数器的电路（日用数字8代替）。
所有计数器的译码显示均采用BCD—七段译码器，显示器采用共阴或共阳的显示器。
表1.1 状态表3. 校时电路在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。
置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。
4. 整点报时电路当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。
即当分为59时，则秒在计数计到54时，输出一延时高电平去打开低音与门，使报时声按500Hz频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。
五、参考电路数字电子钟逻辑电路参考图如图1.3所示。
参考电路简要说明1. 秒脉冲电路由晶振32768Hz经14分频器分频为2Hz，再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。
2. 单次脉冲、连续脉冲这主要是供手动校时用。
若开关K1打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。
数电实现的数字时钟
数字电路课程设计报告设计课题：多功能数字钟电路的设计与制作多功能数字钟电路的设计与制作一、设计任务与要求数字钟是采用数字电路实现时、分、秒，数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃等。
因此，研究数字钟，扩大其应用，有着非常现实的意义。
1.方案设计目的用中小规模集成电路设计一台能显示时、分、秒的数字电子钟，要求如下：1.由晶体振荡电路产生1HZ的标准脉冲信号。
2.秒、分为00——59 六十进制计数器，时为00——23 二十四进制计数器3.可手动校准。
只要将开关置于校准位置，即可对分别对分、时进行手动脉冲输入校准或连续脉冲校准调整。
4.定时闹钟。
定时闹钟电路要求在所设定时间进行报时。
2. 技术指标1. 显示时、分、秒的可以24小时制或12小时制。
3. 具有校时功能：可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4. 定时功能：可以设定定时时间，当数字时钟计时到定时时间时，能进行报警。
5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二、方案设计与论证1.方案设计一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。
干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。
首先构成一个555定时器产生一秒钟的震荡周期，由74LS90采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。
使用555定时器的输出作为秒计数器的CP脉冲，把秒计数器地进位输出作为分计数器地CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。
使用LED显示器进行显示。
2.方案论证(1)数字钟的基础电路秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
数字钟电路设计(闪烁整点报时)(数电)
数字钟电路设计电气工程及其自动化苏盛指导老师曾繁政【引言】电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。
因此，时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。
【内容摘要】数字时钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
振荡器是数字时钟的核心，选用555定时器构成振荡器电路。
以计数器74LS90来实现时间计数单元的计数功能。
显示译码器74LS48将输入的8421BCD码转化成驱动数码管发光的高、低电平信号，驱动数码显示出不同的六、十和二十四进制数字符。
用门电路实现校时及整点报时电路。
时间以24小时为一周期。
【关键词】数字时钟，振荡器，校时，整点报时一、方案设计与论证论文采取理论分析和实践研究相结合的研究方案。
在理论分析上，论文主要结合数字电路的知识，涉及数字时钟电路的结构和原理分析；在实验验证方面，采用计算机模拟和实物实践的方法，应用PROTEL软件进行电路图设计和PCB的制作，使用元器件完成电路实物的安装，利用电子辅助工具对实物进行调试。
此方案已在毕业设计制作过程中得到论证。
（一）、设计目的数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。
因此得到了广泛的使用。
数字时钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
通过设计加深对刚刚学习了的数字电子技术的认识。
我们此次设计数字时钟是为了了解数字时钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。
而且通过数字时钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字时钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。
数字钟电路设计数电课设精
目录
数字钟的功能要求 数字钟电路系统的组成方框图 主体电路设计 功能扩展电路的设计 整机电路 MCU控制的数字钟
一、数字钟的功能要求
1、基本功能 准确计时，以数字形式显示时、分、
秒的时间； 小时的计时要求为“12翻1”，分和
秒的计时要求为60进位； 校正时间。
2．仿广播电台正点 表秒个位计算器状态 报时电路的设计
仿广播电台正点报时电路的 功能要求是：每当数字钟计时 快要到正点时发出声响，通常 按照4低音1高音的顺序发出间 断声响，以最后一声高音结束 的时刻为正点时刻。
2．仿广播电台正点报时电路
的设计（续）
设4声低音(约500Hz)分别发生在59分51秒、 53秒、55秒及57秒，最后一声高音(约1kHz) 发生在59分59秒，它们的持续时间均为1秒。 如表所示。 由表可得：Q3S1 =“0” 时500Hz输入音响； Q3S1 =“1” 1kHz输入音响。
各使能端功能简介如下（续）：
/BI 静态灭零输入使能端。只要BI＝0，不论输入 A3A2AlA0为何种电平，译码器4段输出全为低电 平，显示器灭灯(此时/BI／RBO为输入使能)。 / RBO 动态灭零输出端。在不使用/BI功能时，BI／ RBO为输出使能。该端主要用于多个译码器级联 时，实现对无意义的零进行消隐。实现整数位的 零消隐是将高位的RBO接到相邻低位的RBI，实 现小数位的零消隐是将低位的RBO接到相邻高位的 RBI。
6
M S1 M S2 Q 0
12
7
Q1 9
2
MR1 Q2 MR2 Q3
81 1
3
C LK 0
1 4 C LK 1
1
1 3 a4
7 A
数电_简易数字计时时钟电路设计
大学物理与信息工程院课程设计报告课题:简易数字计时电路设计姓名：学号：系别：专业：年级：指导教师：2013年11 月3 日摘要：本课设是以并联谐振方式经过二分频产生一个秒脉冲，依次通过十分频、六分频、十分频三个电路产生一个时间能达到九分五十九秒的时钟。
具有报警、清零、启动计时、暂停计时及继续计时等功能。
在电源上也是采用简单实用的稳压电源。
该电路节省成本，电路原理清晰，稍作修改可以用来当做闹钟、计时等。
关键词：计时报警 74LS161 CD4060 CD4011 74LS48目录1.设计任务 (4)1.1 设计目的 (4)1.2 设计要求 (4)2.设计方案 (5)2.1 设计总框图 (5)2.1.1 设计思路 (5)2.2 直流稳压电源 (5)2.3 秒脉冲信号发生器电路 (6)2.4 分频电路 (7)2.5 显示及其驱动电路 (8)2.6 即时时间设置电路 (8)2.7 报警选频电路 (10)2.8 蜂鸣器驱动电路 (10)3.系统测试 (11)3.1 电路的检查 (11)3.2 电路板的调试及其问题 (11)3.3 数据测量 (12)4.结论 (14)5.参考资料 (14)6.附录 (14)6.1 元器件清单 (14)6.2 仪器设备清单 (15)6.3 原理图 (15)6.4 PCB图 (16)6.5 实物图 (17)1.设计任务1.1设计目的1.熟悉中、小规模数字集成电路的使用方法。
2.熟悉常用分频、计数、译码、显示等电路。
3.掌握数字电路设计、组装、调试方法。
1.2设计要求1.具有“分”“秒”显示的计时电路（9分59秒）。
2.具有随时计时清零的功能。
3.秒信号产生、系统电源设计。
4.具有调整“分”“秒”的功能。
5.计时将满时具有声音提示功能：9分51秒、53秒、55秒、57秒、59秒输出前4响低音，后1响高音鸣叫。
步长为1秒，最后1响结束时正好为整点。
（低音500Hz左右，高音1000Hz左右）。
基于数字电路的数字时钟设计报告
题目二：设计一个多功能数字电子钟一、设计课题：多功能数字电子钟时间：19周整周〔2021.6.27~7.1〕 地点：学院数电实验室；二、设计目的:1.培养学生设计、调试常用数字电路系统的能力；2.提高学生应用计数器功能扩展、级联方法的能力；3.提高学生对计数、译码、显示系统的设计能力。
三、设计要求：1.准确计时，数字显示时、分；2.小时的计时要求12，分的计时要求为60；3.能够校正时间。
四、设计框图及其原理分析： 1. 数字钟的系统框图：说明：框图中的脉冲模块由555及一些电阻、电容构成多谐振荡电路产生秒脉冲；显示译码模块由共阴数码管和显示译码器74LS48构成；时、分电路模块由74LS160、74LS11、74LS10分别构成12和60进制计数器；12、24小时切换电路由二选一数据选择器74LS157及小时电路模块构成；校时电路由秒脉冲及单译码驱动译码驱动译码驱动译码驱动时十位 时个位 分十位 分个位脉冲12、24小时切换电路〔拓展〕时调 分调刀双掷开关构成。
2.原理分析：a、脉冲电路：脉冲电路由555及电阻15K、68K ，电容10nF、10uF构成如图S1所示的多谐振荡电路。
其工作原理是：电路刚开始通电时，电容C1两端电压不能突变，2脚为低电平，电路置位，3脚输出高电平，7脚被悬空，此时VCC通过R2、R3对C1充电，当充电时间到达t1=〔R2+R3〕*C1*ln2，6脚电压到达2VCC/3，电路复位，3脚输出低电平，同时555内部放电晶体管导通，使7脚也为低电平，C1通过R3向7脚放电，当放电时间为t2=R3*C1*ln2, 此时2脚电位下降到VCC/3，电路置位，3脚输出高电平，7脚被悬空，C1又被充电，如此周而复始。
〔脉宽Tw=〔R2+2*R3〕C1*ln2〕图S1b、显示译码电路：此局部电路由共阴数码管及显示译码器74LS48构成如图S2所示。
图S2由74LS48的功能表可知：D 、C 、B 、A 是BCD 码输入信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
闽南师范大学物理与信息工程院课程设计报告课题:简易数字计时电路设计姓名：学号：系别：专业：年级：指导教师：2013年11 月3 日摘要：本课设是以并联谐振方式经过二分频产生一个秒脉冲，依次通过十分频、六分频、十分频三个电路产生一个时间能达到九分五十九秒的时钟。
具有报警、清零、启动计时、暂停计时及继续计时等功能。
在电源上也是采用简单实用的稳压电源。
该电路节省成本，电路原理清晰，稍作修改可以用来当做闹钟、计时等。
关键词：计时报警 74LS161 CD4060 CD4011 74LS48目录1.设计任务 (4)1.1 设计目的 (4)1.2 设计要求 (4)2.设计方案 (5)2.1 设计总框图 (5)2.1.1 设计思路 (5)2.2 直流稳压电源 (5)2.3 秒脉冲信号发生器电路 (6)2.4 分频电路 (7)2.5 显示及其驱动电路 (8)2.6 即时时间设置电路 (8)2.7 报警选频电路 (10)2.8 蜂鸣器驱动电路 (10)3.系统测试 (11)3.1 电路的检查 (11)3.2 电路板的调试及其问题 (11)3.3 数据测量 (12)4.结论 (14)5.参考资料 (14)6.附录 (14)6.1 元器件清单 (14)6.2 仪器设备清单 (15)6.3 原理图 (15)6.4 PCB图 (16)6.5 实物图 (17)1.设计任务1.1设计目的1.熟悉中、小规模数字集成电路的使用方法。
2.熟悉常用分频、计数、译码、显示等电路。
3.掌握数字电路设计、组装、调试方法。
1.2设计要求1.具有“分”“秒”显示的计时电路（9分59秒）。
2.具有随时计时清零的功能。
3.秒信号产生、系统电源设计。
4.具有调整“分”“秒”的功能。
5.计时将满时具有声音提示功能：9分51秒、53秒、55秒、57秒、59秒输出前4响低音，后1响高音鸣叫。
步长为1秒，最后1响结束时正好为整点。
（低音500Hz左右，高音1000Hz左右）。
7.用中小规模集成电路实现，画出系统框图、各单元逻辑电路图。
6.铺铜板板的大小(10cm * 10cm)。
2. 设计方案2.1 设计总框图图2.1简易数字计时电路设计总框图2.1.1 设计思路该系统包含有秒脉冲信号发生模块、分频模块、即时时间设置模块、报警选频模块、蜂鸣器驱动模块、显示及其驱动模块、电源模块。
由LM7805构成的交流转直流的直流稳压电源为系统供电。
秒脉冲及报警的频率产生选用CD4060构成的多分频模块，可以产生2HZ、512HZ、1024HZ等频率。
秒脉冲依次送入由CD4011与76LS161构成的2、10、6、10分频器，经过74LS48驱动数码管计时。
为实现简单的启动和停止控制，用自锁开关把晶振与电路分开。
闭合时晶振工作。
因为晶振的脉冲频率大大于按键抖动频率，所以设计在这个地方可以不用考虑由于按键抖动引起的多余计数脉冲发生。
为实现时间设置功能，采用积分电路与斯密特反相器构成的按键去抖电路。
清零模块选用上电及手动两种方式。
报警模块采用由IN4148构成的四输入或门和CD4011组成的控制选频电路，加上光耦及S9013构成的驱动电路来控制无源蜂鸣器变频鸣叫。
通过以上各个模块的组装和调试系统很好的实现了设计的需求。
2.2 直流稳压电源电路直流稳压电源是一种将220V工频交流电转换成稳压输出的直流电压的装置，经过变压、整流、滤波、稳压四个环节才能完成。
发光二极管可用于观察电源是否供电正常。
电源原理图如图2.2所示：四个环节的工作原理如下：(1)电源变压器：降压变压器，它将电网220V、50HZ交流电压变换成符合需要的交流电压，并送给整流电路，变压器的变比由变压器的副边电压确定。
该电源设计输入交流电9V输出5V 稳压。
(2)整流滤波电路：整流电路将交流电压变换成脉动的直流电压。
再经滤波电路滤除较大的纹波成分，输出纹波较小的直流电压。
常用的整流滤波电路有全波整流滤波、桥式整流滤波等。
本设计采用全波整流。
整流二极管的选取：选用1N4007（反向耐压1000V，正向最大电流1A）二极管，每个整流二极管平均电流等于0.5倍负载电流；每个整流二极管反向耐压等于1.4U2（有效值）。
符合电源设计要求。
(3)滤波电路：可以将整流电路输出电压中的交流成分大部分加以滤除，从而得到比较平滑的直流电压各滤波电容C满足RL-C＝（3~5）T/2，或中T为输入交流信号周期，RL为整流滤波电路的等效负载电阻。
滤波电容的选择：C1、C5是滤波电容，要求C5的容量小于C1的容量，以免掉电时C5通过LM7805向C1充放电，考虑到性价比，C1取470uF/25V、C5取220 uF/25V。
(4)稳压电路：稳压电路的功能是使输出的直流电压稳定，不随交流电网电压和负载的变化而变化。
常用的集成稳压器有固定式三端稳压器与可调式三端稳压器。
此设计采用固定式三端稳压器LM7805符合要求。
E_220UF/16V2.3 秒脉冲信号发生器电路方案一：采用石英晶体振荡器、CD4060及74LS161构成秒脉冲信号发生器。
为了提高秒信号准确性和稳定性，利用石英晶体来构成振荡电路。
由于石英晶体的选频特性很好，只有在某一频率点的信号可以通过它，振荡信号的频率和振荡电路中的R、C元件的数值无关。
因此，这种振荡电路可以输出准确极高的信号。
然后再利用二分频电路，将其输出的信号转变为秒脉冲信号。
方案二：用555构成多谢振荡器。
由555定时器和外接元件电阻电容构成多谐振荡器，电路没有稳态，仅存在两个暂稳态，电路不用外加触发信号。
通过对电容的充放电原理，使电路产生振荡。
外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件既可以获得较高精度的振荡频率和具有较强的功率输出。
两种方案比较：方案一中的振荡电路输出的是准确度极高的信号，然后再利用分频电路，将其输出信号转变为秒信号，石英晶体振荡器有频率精确、振荡稳定、温度系数小等特点，而且本系统需要的不仅仅是秒脉冲信号还需要512HZ和1024HZ的频率信号可以满足电子时钟的准确性要求。
而方案二中如果需要多种频率的信号就需要多加一些外电路相对来说比较复杂，计数稳定性容易受干扰。
因此该系统优先选用方案一。
秒脉冲发生器是数字时钟的核心部分，它的精度和稳定度决定了数字时钟的质量，通常用晶振振荡器发出的脉冲进行整形、分频获得1HZ的秒脉冲。
工作原理：该系统采用32768HZ晶振和两个15PF瓷片电容组成的起振电路。
接入CD4060BM模块中通过15次二分频后可以获得2HZ的脉冲输出，接入由74LS161构成的二分频电路就可以得到秒脉冲信号。
同时可以从CD4060BM输出端四脚得到512HZ和输出端五脚1024HZ的频率，两种触SIP-12.4 分频电路74LS161原理：这种同步可预置四位二进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。
对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。
这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。
缓冲时钟输入将在时钟输入上升沿触发四个触发器。
这种计数器是可全编程的，即输出可预置到任何电平。
当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。
清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
有了超前进位电路后，无须另加门，即可级联出n 位同步应用的计数器。
此高电平溢出进位脉冲可用来使能其后的各个串联级。
使能ENP 和ENT 输入的跳变不受时钟输入的影响。
电路有全独立的时钟电路。
改变工作模式的控制输入（使能ENP 、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。
计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。
分频电路原理：系统采用由74LS161和CD4011构成的异步置数多级分频电路。
把U5（74LS161）接成二、六、十分频形式接法如下图。
给U5输入2HZ 频率可以得到输出1HZ 频率。
U5输出端（15脚）接下一级U4构成的十分频电路中信号输入端（2脚），可以从U4的9脚得到一个经过十分频后的信号a 。
信号a 接入下一级U3构成六分频电路中信号输入端（2脚），可以从U3的9脚得到一个经过六分频后的信号b 。
信号b 接入下一级U2构成十分频电路中信号输入端（2脚）。
如下图2.4。
2.5 显示及其驱动电路7段数码管管脚顺序及译码驱动集成电路74LS48。
7段数码管管脚顺序及译码驱动集成电路74LS48，这里介绍一下7段数码管见下图 7段数码管又分共阴和共阳两种显示方式。
如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg 这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（abcdefg ）。
无论共阴共阳7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了！限流电阻的选取是：5V 电源电压减去发光二极管的工作电压除上10mA 到15mA 得数即为限流电阻的值。
发光二极管的工作电压一般在1.8V--2.2V ，为计算方便，通常选2V 即可！发光二极管的工作电流选取在10-20mA ，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏！如图2.5。
SIP-1SIP-12.6 即时时间设置电路时间设置模块主要思想是通过复位按键每按一次，会给一个脉冲送进脉冲信号输入端。
该系统采用积分电路和施密特反相器来构成三位时间设置模块。
按键防抖电路控制电路原理（如下图2.6）所示利用RC 积分电路来达成杂波的滤除与波形修整的电路。
在K1 断开的瞬间由于接触弹跳的关系，会使A 点电压呈现高速的断续现象，再K1 闭合时亦然，详（如图2.6.1），然而由于电容两端电压需由电压经电阻慢慢充电才会上升，使得B点电位缓步上升情形：S1闭合时亦然，电容电压经R 放电，使B点电压缓缓下降。
此一变化，经74LS14点所示。
+5V2.7 报警选频电路该电路是由六个IN4148和两个下拉电阻构成的两个3输入或门。
通过采集各级分频电路输出端的信号相或而得到的两个开关端口。
工作原理：当分位和秒十位计满而且秒个位遇到奇数（除9）时，A 、B 两点输入为低电平，C 、D 两点输入为高电平经过与非后得到低电平。
因此BJ1输出为低电平。
此时蜂鸣器选频为512HZ 鸣叫，且鸣叫的间隔为一秒。
当分位和秒十位计满而且秒个位为9时，A 、B 、C 三点输入为低电平时相或得BJ2输出为低电平。