计算机组成原理实验_2.1_总线与寄存器__赖晓铮
计算机组成原理实验报告.(DOC)
计算机组成原理课程实验报告第二章模型机模块实验对于硬件的描述可以有多种方法：如原理图，真值表，高级语言（本手册使用ABEL/VHDL），时序图等，在本手册中可以使用以上的四种方式来综合描述硬件。
2.1 寄存器实验实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验电路：寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部寄存器是8 位的，标志位寄存器(Cy, Z)是二位的。
CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：1. 在CLK的上升沿将输入端的数据打入到8 个触发器中2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据74HC574工作波形图实验1：A，W 寄存器实验寄存器A原理图寄存器W 原理图寄存器A，W 写工作波形图连接线表：系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
计算机组成原理实验 2.3 比较器(仲裁器) 赖晓铮
●
●
三 路 仲 裁 器 电 路 图
“线与”电路
仲 裁 器 输 入 A 电 行 路 图
仲裁器输入B行和C行电路图
（三）比较器（仲裁器） 实验
思考题：
●
●
●
●
假设仲裁器不仅输出最大值，还要标识最大值所在的输入 端。请参考比较器电路的三色LED灯，在三路仲裁器的基础 上增加三路标志位LED灯，标注最大值所在的输入端。 请在三路仲裁器的基础上，把仲裁电路改为“留小撤大”， 即把三路输入数据中的最小者输出到仲裁总线上显示。 请在数据比较器电路的基础上，增加总线、74LS244缓冲器 和数码管，构造一个双路仲裁器：不仅可以判断两路8位输 入数据的大小，而且输出其中最大者到数码管显示。 除了串行级联，74LS85比较器还可以通过并行级联方式扩 展比较器的位数，原理如后图所示。请参照后图使用 74LS85并行级联的方式构造一个16位数据比较器，并说明 其工作原理。
●
实验步骤：
● 请根据逻辑图和真值表制作
一位和双位比较器电路。 单位比较器
双 位 比 较 器
实验步骤：
● 启动仿真，在八位数据比较器的输入端DSW_A和DSW_B随
机
写入两个相等或不等的8位数据，记录比较器输出的结果 （LED灯显示）。
比较器（仲裁器）实验
实验步骤：
●
请在8位数据比较器电路的基础上，通过74LS85串行级联 的方式构造一个16位数据比较器。并且启动仿真，随机输 入两个16位数据，记录16位数据比较器输出的结果。 启动仿真，在三路仲裁器的输入端DSW_A、DSW_B和DSW_C 随机写入三个相等或不等的8位数据，记录数码管显示的仲 裁总线结果。 请在三路仲裁器电路的基础上，扩充成四路仲裁器。启动 仿真，随机输入四个相等或不等的8位数据，记录数码管显 示的仲裁总线结果。
计算机组成原理寄存器实验
计算机组成原理寄存器实验
对于计算机组成原理中的寄存器实验，具体操作如下：
1. 打开仿真软件，选择Verilog HDL模块。
2. 设计寄存器模块，包括输入端口（数据、读写、地址）、输出端口（数据）、内部存储器、控制逻辑等。
3. 编写Verilog HDL代码，并进行仿真验证。
4. 制作电路原型，将寄存器模块连接到其他模块中，并进行电路测试。
5. 测试寄存器模块，输入不同的数据和地址，进行读取和写入操作，并验证数据是否正确。
6. 根据实验结果进行调整、优化，并重新进行电路测试和部署。
需要注意的是，寄存器实验需要掌握Verilog HDL基本语法、数字电路原理、以及计算机组成原理相关知识。
在实验过程中，需要注意电路的正确性和稳定性，并严格遵守实验室安全规范。
计算机组成原理实验 2.2 进位加法器 赖晓铮
（二）进位加法器 实验
实验目的：
● 了解半加器和全加器的电路结构。
●
●
（二）进位加法器 实验
思考题：
●
请问本实验的运算器是补码运算器。原码运算器还是无符 号数运算器？与串行进位加法器相比，并行进位加法器的优 势是什么？所谓的“并行”在哪里？ 本实验中，运算器可以表示的数值范围是多少？请把运算 器电路分别修改为四位无符号数运算器和五位补码运算器 （一位符号位），并分别写出各自新的数值范围。
●
并行进位加法器的进位链
C1=Y0+X0C0 C2=Y1+X1C1 =Y1+X1Y0 +X1X0C0 C3=Y2+X2C2=Y2+X2Y1 +X2X1Y0 +X2X1X0C0 C4=Y3+X3C3=Y3+X3Y2 +X3X2Y1 +X3X2X1Y0 +X3X2X1X0C0
串行 并行
令Yn= An· Bn Xn= (An⊕Bn) 称Yn为4位进位加法链的进位产生函数。 称Xn为4位进位加法链的进位传递函数。
……
Fn-2
F1
F0
Cn B’n-1
FA
Cn-1 B’n-2
FA
Cn-2
C2
B’1 ……… …
FA
C1
FA B’0
C0
M=0加 M=1减
方式控制M Bn-1
An-1
Bn-2
第三章总线20100908
大连理工大学软件学院 赖晓晨
四、总线标准
1、概念：
系统与模块、模块与模块之间的一个互连的标 准界面，能够隐藏符合标准的部件内部的操作细 节。
芯片内部总线，例如运算器和cache之间的总线。
系统总线（板级总线）
处理器与主存、I/O等部件之间的信息传输线。 三总线结构：数据总线、地址总线、控制总线
通信总线
计算机系统之间，或计算机与其他设备之间的信 息传输线。
大连理工大学软件学院 赖晓晨
3.2 总线的分类
计算机 通信总线
计算机 设备1 设备2
自学：p48-p52
3.4 总线结构
单总线 多总线
– 双总线 – 三总线 – 四总线
大连理工大学软件学院 赖晓晨
一、单总线结构
CPU
主存
I/O接口
I/O接口 … I/O接口
大连理工大学软件学院 赖晓晨
I/O 设备1
I/O
I/O
设备2 … 设备n
一、单总线结构
CPU
主存
I/O接口
I/O接口 … I/O接口
电气特性：
信号线的电平范围。逻辑“1”，逻辑“0”。 TTL电平、CMOS电平。
大连理工大学软件学院 赖晓晨
二、总线特性
机械特性：
物理尺寸、插头形状、管脚数、排列顺序。
电气特性：
信号线的电平范围。逻辑“1”，逻辑“0”。
TTL电平(晶体管逻辑电平)
1
(计算机组成原理)实验二存储器和总线实验
状态 未选中 禁止 读出
CS#:片选信0 号 1 0 数据写入 写入
2020/7/8
6
存储器部件 的结构图
❖ 存储容量： ❖ 256×8位
M-R M-W
A7 — A0
20 21 18 19 22 23 1 2 3 4 5 6 7 8
OE WE CS A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 6116 D7 D6 D5 D4 D3 D2 D1 D0
关输入控制信号 I/O-R=1
置299寄存器为循 环左移操作状态
MS1S0=001
关闭RO寄存器的输 出信号RO-B=1
打开299数据输出 开关299-B=0
置299寄存器为装
数状态S1S0=11
T4=
(按动
一次START开关)将
数据打入299
打开RO寄存器的输 出信号RO-B=0 数据送上总线
T4＝
B-R0
BUS TO REG D7-D0
B-R1
2020/7/8
B-R2
B-R3
22
寄存器单元（REG UNIT）
❖ 由4片74LS374组成R0、R1、R2、R3 四个寄存器， 其中R2为SI变址寄存器，R3为SP寄存器。
❖ 74LS374：8D寄存器
CLK：时钟脉冲，打入寄存器控制信号 OE#：输出允许信号。
I/O-R S1 S0 M
Ai
ALU UNIT
移位器299
299-B CY
T4
2020/7/8
返回
21
寄存器单元（REG UNIT）
R0-B
REG TO BUS D7-D0 R1-B
R2-B
R3-B(SP-B)
计算机组成原理存储器实验报告
计算机组成原理存储器实验报告一、实验目的本次实验的目的是通过实际操作，了解存储器的组成和工作原理，掌握存储器的读写操作。
二、实验原理存储器是计算机中的重要组成部分，用于存储程序和数据。
存储器按照存储介质的不同可以分为内存和外存，按照存储方式的不同可以分为随机存储器（RAM）和只读存储器（ROM）等。
本次实验使用的是随机存储器，随机存储器是一种易失性存储器，数据在断电后会丢失。
随机存储器按照存储单元的位数可以分为8位、16位、32位等，按照存储单元的数量可以分为256×8、512×16、1024×32等。
随机存储器的读写操作是通过地址线和数据线来实现的。
读操作时，CPU将要读取的地址通过地址线发送给存储器，存储器将该地址对应的数据通过数据线返回给CPU。
写操作时，CPU将要写入的数据通过数据线发送给存储器，存储器将该数据写入到对应的地址中。
三、实验器材1. 存储器芯片：AT24C022. 单片机：STC89C523. 电源、示波器、万用表等四、实验步骤1. 连接电路将AT24C02存储器芯片和STC89C52单片机按照电路图连接好，连接好电源和示波器等设备。
2. 编写程序编写程序，实现对AT24C02存储器的读写操作。
程序中需要设置存储器的地址和数据，以及读写操作的指令。
3. 烧录程序将编写好的程序通过编程器烧录到STC89C52单片机中。
4. 运行程序将电源接通，运行程序，观察示波器上的信号波形，检查读写操作是否正确。
五、实验结果经过实验，我们成功地实现了对AT24C02存储器的读写操作。
通过示波器观察到了地址线和数据线的信号波形，证明了程序的正确性。
六、实验总结通过本次实验，我们深入了解了存储器的组成和工作原理，掌握了存储器的读写操作。
同时，我们也学会了如何编写程序并将程序烧录到单片机中。
这些知识对于我们深入学习计算机组成原理和嵌入式系统开发都具有重要的意义。
计算机组成原理实验报告 存储器和总线实验
西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：存储器和总线实验学号：312011*********实验日期：2013-12-15一、目的熟悉存储器和总线的硬件电路二、实验原理（1）存储器和总线的构成1、总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。
二片74LS374锁存当前的数据、地址总线上的数据以供LED显示。
（如图1）图1 总线布局图2、存储器采用静态RAM（1片6264）3、存储器的控制电路由一片74LS32和74LS08组成。
(如图2)图2 存储器控制电路布局图（2）存储器和总线的原理1.总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片74LS244作为地址总线（如图3）。
总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当BUS=0时数据由外到内。
图3 总线单元2.由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图4）。
6264的数据、地址总线已经接在总线单元的外部总线上。
存储器有3个控制信号：地址总线设置存储器地址，RM＝0时，把存储器中的数据读出到总线上；当WM ＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。
为了更方便地编辑内存中的数据，在实验机处于停机状态时，可由监控来编辑其中的数据。
图4 内存单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）存储器的写操作1．把内部地址总线AJ1（8芯的盒型插座）与CPT-B板上二进制开关单元中的J3插座相连（对应二进制开关H0~H7），把内部数据总线DJ8与CPT-B板上的J2插座相连（对应二进制开关H8~H15）。
计算机组成原理实验指导书
第二章分部实验为掌握计算机的基本组成和工作原理，并为课程设计做准备，本章安排了四个分部实验，这些实验均在COP2000计算机组成原理实验仪上进行。
§2.1 分部实验1本实验包括寄存器的验证实验及运算器的验证、设计实验。
2.1.1 寄存器实验寄存器是一种重要的数字电路部件, 常用来暂时存放数据、指令等。
一个触发器可以存储一位二进制代码，存放N位二进制代码，用N个触发器即可。
因为我们的模型机是8位的，因此在本模型机中大部分寄存器是8位的，标志位寄存器(Cy, Z)是二位的。
在COP2000实验仪中，寄存器由74HC574构成，它可以存放8位二进制代码，其中的一位二进制代码是由一个D触发器来存储的。
首先，我们先介绍一下74HC574的工作原理。
图2-1是74HC574的原理图。
图2-1 74HC574原理图我们可以看到，在CLK的上升沿，输入端的数据被打入到8个触发器中。
当OC = 1 时，触发器的输出被关闭，当OC=0时，触发器输出数据。
表2-1列出了74HC574的使用方法。
表2-1 74HC574使用方法图2-2为74HC574的工作波形图。
图2-2 74HC574工作波形图一、实验一：A，W寄存器实验1、实验器材COP2000计算机组成原理实验仪、万用表。
2、实验目的（1）了解并掌握74HC574的工作原理及使用方法。
（2）掌握寄存器A，W的工作原理。
3、实验要求分别验证A，W寄存器的功能。
4、实验原理OC CLK Q7..Q0 注释1 X ZZZZZZZZ OC为1时触发器的输出被关闭0 0 Q7..Q0 当OC=0时触发器的输出数据0 1 Q7..Q0 当时钟为高时，触发器保持数据不变X D7..D0 在CLK的上升沿将输入端的数据打入到触发器中A，W寄存器是作用于ALU输入端的两个寄存器，两个参与运算的数分别来自A或W。
图2-3、图2-4分别为寄存器A，W的原理图。
图2-3 寄存器A原理图图2-4 寄存器W原理图A，W寄存器的写工作波形如图2-5所示。
计算机组成原理的实验报告
计算机组成原理的实验报告一、实验目的本次实验的主要目的是深入理解计算机组成原理中的关键概念和组件，通过实际操作和观察，增强对计算机硬件系统的认识和掌握能力。
具体包括：1、了解计算机内部各部件的工作原理和相互关系。
2、熟悉计算机指令的执行流程和数据的传输方式。
3、掌握计算机存储系统的组织和管理方法。
4、培养分析和解决计算机硬件相关问题的能力。
二、实验设备本次实验使用的设备包括计算机、逻辑分析仪、示波器以及相关的实验软件和工具。
三、实验内容1、运算器实验进行了简单的算术运算和逻辑运算，如加法、减法、与、或等操作。
观察运算结果在寄存器中的存储和变化情况。
2、控制器实验模拟了指令的取指、译码和执行过程。
分析不同指令对计算机状态的影响。
3、存储系统实验研究了内存的读写操作和地址映射方式。
考察了缓存的工作原理和命中率的计算。
4、总线实验观察数据在总线上的传输过程和时序。
分析总线竞争和仲裁的机制。
四、实验步骤1、运算器实验步骤连接实验设备，将运算器模块与计算机主机相连。
打开实验软件，设置运算类型和操作数。
启动运算，通过逻辑分析仪观察运算过程中的信号变化。
记录运算结果，并与预期结果进行比较。
2、控制器实验步骤连接控制器模块到计算机。
输入指令序列，使用示波器监测控制信号的产生和变化。
分析指令执行过程中各个阶段的状态转换。
3、存储系统实验步骤搭建存储系统实验电路。
进行内存读写操作，改变地址和数据，观察存储单元的内容变化。
分析缓存的替换策略和命中率的影响因素。
4、总线实验步骤连接总线模块，配置总线参数。
多个设备同时发送数据，观察总线的仲裁过程。
测量数据传输的时序和带宽。
五、实验结果与分析1、运算器实验结果加法、减法等运算结果准确，符合预期。
逻辑运算的结果也正确无误。
观察到在运算过程中，寄存器的值按照预定的规则进行更新。
分析：运算器的功能正常，能够准确执行各种运算操作，其内部的电路和逻辑设计合理。
2、控制器实验结果指令能够正确取指、译码和执行，控制信号的产生和时序符合指令的要求。
计算机组成原理实验指导书
计算机组成原理实验指导书一、实验目的。
本实验旨在通过对计算机组成原理的实际操作，加深对计算机硬件组成和工作原理的理解，提高学生的实际动手能力和解决问题的能力。
二、实验内容。
1. 计算机硬件组成的实际操作。
2. 计算机工作原理的实验验证。
3. 解决计算机硬件故障的实际操作。
三、实验器材。
1. 主板、CPU、内存、硬盘、显卡等计算机硬件组件。
2. 万用表、示波器等实验仪器。
3. 计算机硬件故障排除工具。
四、实验步骤。
1. 计算机硬件组成的实际操作。
a. 拆卸和安装主板、CPU、内存、硬盘、显卡等计算机硬件组件。
b. 连接各硬件组件之间的数据线和电源线。
c. 启动计算机，观察各硬件组件的工作状态。
2. 计算机工作原理的实验验证。
a. 使用示波器观察CPU的工作波形。
b. 使用万用表测量各硬件组件的电压和电流。
c. 运行不同的软件程序，观察计算机的工作状态。
3. 解决计算机硬件故障的实际操作。
a. 分析计算机硬件故障的可能原因。
b. 使用故障排除工具对计算机硬件进行检测和排除。
c. 测试排除故障后的计算机工作状态。
五、实验注意事项。
1. 在操作计算机硬件时，要小心谨慎，避免对硬件组件造成损坏。
2. 在使用示波器和万用表时，要按照操作规范进行操作，避免对实验仪器造成损坏。
3. 在解决计算机硬件故障时，要仔细分析故障原因，避免对硬件进行不必要的更换和修理。
六、实验结果与分析。
通过本次实验，我们对计算机硬件组成和工作原理有了更深入的了解，掌握了一定的实际操作技能。
同时，我们也发现了一些常见的计算机硬件故障，并学会了一些解决故障的方法。
七、实验总结。
本次实验不仅加深了我们对计算机组成原理的理解，还提高了我们的实际动手能力和解决问题的能力。
希望通过这样的实验，能够使我们更好地掌握计算机组成原理的知识，为今后的学习和工作打下良好的基础。
以上就是本次计算机组成原理实验的全部内容，希望能够对大家有所帮助，谢谢！。
计算机组成原理实验 2.5 运算器 赖晓铮
2) 启动仿真前，同上述步骤；启动仿真后，令#SW_BUS = 0， 手动拨码开关向锁存器DRA、DRB分别打入两个8位十六进制 有符号数（例如A= ＋ 0x7A，B=－0x75）。再令#SW_BUS=1， #ASLU_OE=0，参照逻辑功能表，改变运算器的控制信号 (S3,S2,S1,S0,M,CN)，观察运算器的输出F和标志位CF、SF、 ZF，并填表记录。
五）运算器 实验
思考题：
74LS181运算器可以区分有符号数运算和无符号数运算么？ 可以执行无符号数的加法和减法运算么？对于有符号数的运 算，74LS181运算器是补码运算器还是原码运算器？ ● 在74LS181运算器的通路中，输入锁存器DRA、DRB的作用是 什么？运算结果输出端连接的74LS244缓冲器的作用又是什 么？ 如果去掉上述器件之一，运算器还能正常工作么？ ● 当74LS181运算器进行无符号数运算的过程中，运算结果的 标志位SF有无意义？在有符号数运算过程中，标志位CF的含 义是一致的么？如果做两个有符号数加法“A＋0”，标志位 CF置位么？如果做两个有符号数减法“A-0”，标志位CF置 位么？在什么情况下有符号数加法会出现标志位CF置位？
计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 赖晓铮 博士 华南理工大学 八、微程序控制器 laixz@ 九、硬布线控制器 QQ: 68046508
（五）运算器 实验
实验目的：
● 了解算术逻辑运算器（74LS181）的组成和功能。
●
●
掌握基本算术和逻辑运算的实现方法。
实验内容：
●
运用算术逻辑运算器74LS181进行有符号数/无符号数的算 术运算和逻辑运算。
计算机组成原理存储器读写和总线控制实验实验报告
千里之行，始于足下。
计算机组成原理存储器读写和总线控制实验实验报告计算机组成原理存储器读写和总线控制实验实验报告摘要：本实验主要通过使用计算机系统的存储器读写和总线控制实验来深入了解计算机组成原理中存储器的工作原理和总线控制的相关知识。
实验过程中，我们通过搭建实验平台、编写程序，并通过数据传输和总线控制，实现了存储器的数据读写功能。
通过实际操作和观察实验结果，对存储器读写和总线控制有了更深刻的理解。
1. 引言计算机组成原理是计算机科学与技术专业的重要课程之一，它涵盖了计算机硬件的各个方面，包括处理器、存储器、总线等。
存储器是计算机中储存数据的地方，而总线则负责处理信息传输。
了解存储器读写和总线控制的原理对于理解计算机工作方式至关重要。
2. 实验目的本实验的主要目的是通过实际操作了解存储器读写和总线控制的原理，并掌握相应的实验技能。
具体来说，我们要搭建实验平台、编写程序，并通过数据传输和总线控制，实现存储器的数据读写功能。
3. 实验内容第1页/共3页锲而不舍，金石可镂。
3.1 实验平台搭建首先，我们需要搭建实验平台。
根据实验要求，我们使用了一个基于Xilinx FPGA的开发板，并连接上需要的外设设备。
3.2 编写程序接下来，我们需要编写程序，以完成存储器读写和总线控制的功能。
我们使用了Verilog语言，通过编写相应的模块和逻辑电路，实现了存储器的数据读写。
3.3 数据传输和总线控制在编写程序后，我们开始进行数据传输和总线控制。
通过向存储器发送读写指令，并传输相应的数据，我们能够实现存储器数据的读取和写入。
同时，通过总线的控制，我们能够实现数据在各个设备之间的传输。
4. 实验步骤1. 搭建实验平台；2. 编写程序；3. 数据传输和总线控制。
5. 实验结果与分析在实验过程中，我们成功搭建了实验平台，并完成了程序的编写。
通过数据传输和总线控制，我们能够准确读取和写入存储器中的数据。
通过观察实验结果，我们发现存储器读写和总线控制的效果良好，能够满足我们的需求。
计算机组成原理实验报告
计算机组成原理实验报告专业班级：网络111学号：201100824123姓名：石长江指导老师：张道光目录一. 算术逻辑运算实验---------------------------------------------------3二.进位控制实验----------------------------------------------------------7三. 移位运算实验---------------------------------------------------------10四.存贮器实验------------------------------------------------------------12五.总线控制实验---------------------------------------------------------15六.实验体会---------------------------------------------------------------17七.参考文献----------------------------------------------------------------181.1算术逻辑运算实验一.实验目的1. 掌握简单运算器的组成以及数据传送通路。
2. 验证运算功能发生器（74LS181）的组合功能。
二.实验设备ZY15Comp12BB计算机组成原理教学实验箱一台，排线若干。
三.实验原理图1-l 运算器数据通路图实验中所用的运算器数据通路如图1-1所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关（INPUT）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。
运算器的输出经过一个三态门（74LS245）和数据总线相连。
利用Proteus自己设计CPU系统 赖晓铮
利用Proteus自己设计CPU系统——计算机硬件课程实验教学探讨赖晓铮副教授华南理工大学计算机学院laixz@ QQ: 680465081汇报提纲软件开源及知识共享系列课程贯通的计算机硬件实验体系基于Proteus 的虚拟仿真实验方案面向系统培养设计能力的实验改革思路计算机硬件实验教学面临的挑战汇报提纲软件开源及知识共享系列课程贯通的计算机硬件实验体系基于Proteus 的虚拟仿真实验方案面向系统培养设计能力的实验改革思路计算机硬件实验教学面临的挑战计算机硬件实验教学面临的挑战l信息技术革命的前沿趋势l物联网、嵌入式系统、并行计算等等技术领域与计算机硬件关联密切；l软-硬件协同设计是“工业4.0”和“智能制造”的核心内容；l计算机和电子专业互相融合：工程师要懂软件，程序员要了解硬件；l新世代学生带来新的变化l知识大爆炸：基础课、专业课、选修课。
学生要学的内容非常多；l阅读碎片化；手机、网络带来的冲击，学生的注意力很难持续集中；l学生基础参差不齐：顶尖素质是少数，一般素质是大多数；l教学模式变革带来新的冲击l慕课(MOOC)、翻转课堂、网络学习。
新兴教学模式层出不穷；l教师精力有限：大多数非专职教学，科研考核及生活压力沉重；传统计算机硬件实验箱——“插线板”l “插线板”优势l历史悠久，积累了丰富的实验箱设计资源。
l 对学生的基础无任何要求，不需要学过专业的课程就能操作。
l “插线板”缺点l实验箱硬件固化不可改变。
学生只能“验证”不能“设计”计算机系统；l实验箱结构简单，缺乏流水线CPU 、嵌套中断、8086接口等内容；l插线操作繁琐，学生实验过程枯燥无味，缺乏直观体验；l 实验箱硬件维护麻烦，中小逻辑器件不易采购及更换。
新晋计算机硬件实验箱——“FPGA”l FPGA优势l自主设计CPU体系架构，灵活度较高；l可以实现流水线、嵌套中断、8086等复杂设计；l实验箱维护简单；l FPGA不足l对学生知识基础要求较高，学生必须熟练掌握EDA设计及可编程逻辑语言HDL；l教师亦要花费时间和精力重新培训，掌握EDA设计和FPGA开发的技能；l跟旧版的教材差异较大，历史积累的大量“插线板”实验箱设计资源用不上；l 如何“顶天”？l面向国际前沿，实验教学要反映计算机体系结构的发展，包括流水线CPU 、嵌套中断、堆栈等经典内容；l面向社会需求，实验教学要培养学生分析解决问题、独立动手设计的实践能力；l 面临新教学技术的冲击，实验教学要足够“轻”，要直观易做，有利于网络教学，有利于慕课(MOOC)建设；计算机硬件实验教学引起计算机硬件实验教学引起的思考的思考l 怎样“立地”？l 如何提高学生做实验的兴趣与注意力？l 学生应该具备怎样的知识基础，才能顺利完成计算机硬件实验？l 在现有师资和师生比的条件下，如何提升计算机硬件实验教学效果？l统考与研究型、基础与能力型人才培养的矛盾，究竟是“普及”教育还是“精英”教育？Ø不止是科研，教学也要“顶天立地”！汇报提纲软件开源及知识共享系列课程贯通的计算机硬件实验体系基于Proteus 的虚拟仿真实验方案面向系统培养设计能力的实验改革思路计算机硬件实验教学面临的挑战l利用虚拟仿真技术改造“插线板”式传统实验方法；l 基于“零基础”和“以设计为目标”的实验改革方向；l 总体设想l融合贯通计算机组成原理、计算机系统结构、微机原理与接口等基础课程的知识体系：l以自行设计完整的CPU （包括指令集）并且组成计算机最小系统为实验教学目标；l以电路虚拟仿真软件Proteus 为实验工具手段；l 确立层次化、循序渐进、开放式的计算机硬件实验路线；Ø从验证走向设计！计算机硬件实验改革思路l 基本要求l掌握总线、寄存器的概念和运算器、存储器、微程序控制器的原理；l 理解微程序版CPU 运行机制，可以在微程序版CPU 上编写和验证基于自定义CPU 指令集的机器指令程序；l 综合要求l理解嵌套中断和堆栈的实现原理，掌握8255、8259、8251、8253、ADC/DAC 、LCD 显示屏等经典计算机外围设备接口的组成；l 以微程序版、硬布线版和流水线版版本CPU 为核心，结合上述外设接口定制面向特定应用的计算机最小系统；面向不同层次学生的学习要求l 进阶要求l理解微程序、硬布线和流水线CPU 架构的各自特点，掌握微程序版、硬布线版和流水线版CPU 的组成原理和运行机制；l 理解指令相关性的概念，可以在微程序版、硬布线版和流水线版CPU 上编写和验证基于相同CPU 指令集的机器指令程序；汇报提纲软件开源及知识共享系列课程贯通的计算机硬件实验体系基于Proteus 的虚拟仿真实验方案面向系统培养设计能力的实验改革思路计算机硬件实验教学面临的挑战计算机硬件课程综合实验平台系统“虚拟”内核：自定义CPU/ 8086/8051/ARM/。
计算机组成原理实验 2.1 状态机实验
（一）状态机实验
思考题：
● 请在“交通灯”系统中，在环形十字路口增加东西向的两组红黄绿信号 灯。四组“交通灯”遵守以下交通规则：“亮灯周期分成两个阶段，周 而复始循环。第一阶段：南北向的绿灯倒计时t1秒，接着黄灯倒计时t2 秒，同时，东西向的红灯倒计时（t1+t2）秒；第二阶段，南北向的红 灯倒计时（t3+t4）秒，同时，东西向的绿灯倒计时t3秒，接着黄灯倒 计时t4秒”。上述时间t1~t4的值都可以独立通过拨码开关设置，东西 向和南北向各有一组数码管，独立显示倒计时过程。请给出四组“交通
例： 【输入数据序列】 000110001001011010010101010001000
【有效数据序列】
0010101010001000
灯）、条件判断的二位扭环计数器（绿色LED灯）。
● 启动仿真，手动按钮ON使“交通灯”开始倒计时运行。在运行过程中， 改变当前状态【Tx】和次态【Tx+1】对应的拨码开关DSWx和DSWx+1， 设置新的计数初始值。观察当前交通灯运行是否受到影响？什么时候新设
置的计数初始值生效？
实验步骤：
● 参考图2-4，请使用JK触发器74LS73设计一个状态机，实现图2-3（右）所 示的状态图：输出节拍信号S0S1S2S3S0…（提示：“同步加 法计数器+译码器”结构） ;
● 参考图2-2，请设计一个带自启动功能的四位环形计数器（即无需信号=0 初始化），实现图2-3（左）所示的状态图（提示：或非门电路） ;
● 参考图2-2，请设计一个有条件判断的四位环形计数器，实现图2-5（右） 所示的状态图（即当前状态S0时，若条件C0=0，则保持状态S0；若C0=1， 则状态转移S0S1） ;
态转移电路： 环形计数器、扭环计数器和条件判断的扭环计数器。 ● 基于“状态机”原理，设计一个“交通灯”系统：控制红 黄绿信号灯按照以下顺序循环点亮：“绿黄红绿 ……”，红灯、绿灯和黄灯的亮灯持续时间可以通过拨码 开关独立设置。红灯和绿灯是持续亮灯模式，黄灯则是闪 烁亮灯模式。
计算机组成原理实验报告(系统总线和具有基本输入输出功能的总线接口实验)
池州学院数学计算机科学系实验报告
专业：计算机科学与技术班级：实验课程：计算机组成原理
姓名：学号：实验室：硬件实验室
同组同学：
实验时间：2013年5月29日指导教师签字：成绩：
系统总线和具有基本输入输出功能的总线接口实验一实验目的和要求
1.理解总线的概念及其特性。
2.掌握控制总线的功能和应用。
二实验环境
PC机一台，TD-CMA 实验系统一套
三实验步骤及实验记录
按图连接电路
首先将时序与操作台单元的开关KK1、KK3置为‘运行’档，开关KK2置为‘单拍’档，按动CON单元的总清按钮CLR，并执行下述操作。
①对MEM进行读操作（WR=0，RD=1，IOM=0），此时E0灭,表示存储器读功能信号有效。
②对MEM进行写操作（WR=1，RD=0，IOM=0），连续按动开关ST，观察扩展单元数据指示灯，指示灯显示为T3时刻时，E1灭,表示存储器写功能信号有效。
③对I/O进行读操作（WR=0，RD=1，IOM=1），此时E2灭,表示I/O读功能信号有效。
④对I/O进行写操作（WR=1，RD=0，IOM=1），连续按动开关ST，观察扩展单元数据指示灯，指示灯显示为T3时刻时，E3灭,表示I/O写功能信号有效。
四实验结果与分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
件74LS244、74LS273和74LS374的异同。
【3】寄存器实验
实验步骤：
7） 手动拨码开关输入新数据0x55到总线BUS（#SW_BUS= 0）。 此时，新的数据会冲掉R0寄存器保存的原有数据0xAA么？ 若再令#R0_BUS=0，会出现什么情况？
● 为何常见的CPU都是8位、16位或32位总线？可以使用7位或 10位的总线么？计算机总线的位数是由什么决定的？ 32位 CPU是否一定比8位CPU的处理能力强？
● 74LS194的SL端和SR端是提供D0D1D2D3端移入数据还是保存 D0D1D2D3端移出数据？假设要保存74LS194的D0D1D2D3端移出 的数据，该怎么修改寄存器电路？
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验
8） 假设手动拨码开关分别打入数据0xAA和0x55到R0寄存器 （74LS374）和DR寄存器（74LS273），并且同时令 #R0_BUS=0和#DR_BUS= 0，会出现什么情况？在总线上可以 同时选择多个寄存器输出（导通输出端三态门）么？
四位双向移位寄存器 74LS194
【4】移位寄存器实验
实验内容：
● 构建一条8位总线的寄存器数据通路，将若干寄存器通过总 线连பைடு நூலகம்起来。
● 通过拨码开关手动输入数据到某个寄存器；或者从一个寄 存器向另一个寄存器赋值。同时，利用移位寄存器实现数 据的置数、左移、右移等功能。
● 比较以下器件两两之间的异同：触发器74LS74和74LS175， 寄存器74LS273和74LS374，寄存器74LS273和移位寄存器 74LS194。
（一）总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
计算机组成原理 实验系列
一、总线与寄存器
二、进位加法器
三、比较器（仲裁器）
四、计数器
五、运算器
六、存储器
七、时序发生器 八、微程序控制器 九、硬布线控制器
赖晓铮 博士 华南理工大学 laixz@ QQ: 68046508
（一）总线与寄存器 实验
实验目的：
● 掌握总线以及数据通路的概念及传输特性。 ● 理解锁存器、通用寄存器及移位寄存器的组成和功能。
2) 令寄存器R0（74LS374）的R0_CLK端上升沿跳变，把总线上 的数据0xAA存入R0。
3) 令#SW_BUS=1，三态门74LS244阻断，观察总线BUS的状态。 4) 令#R0_BUS=0，74LS374输出选通，观察总线BUS的状态。 5) 令寄存器DR（74LS273）的DR_CLK端上升沿跳变，把总线上
2) 移位寄存器74LS194的“左移”功能可以作为把寄存器存 储的8位二进制数据做“×2”的乘法操作；其“右移”功 能则作为把寄存器存储的8位二进制数据做“÷2”的除法 操作。请问在执行上述操作的过程中，74LS194的SL端和 SR端应该连接“1”还是“0” ？
（一）总线与寄存器 实验
思考题：
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 手动拨码开关输入数据到BUS总线，使74LS175的D端（即 BUS总线的BUS_0）分别接高，低电平，观察并记录CLK上 升沿 、下降沿跳变时刻的Q端、#Q端状态。观察当 74LS175的端置0后，74LS175输出Q端、#Q端的变化。比 较74LS175和74LS74的异同。
74LS273&374 逻辑功能表
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
寄存器R0：74LS374 数据缓冲寄存器DR：74LS273
【3】寄存器实验
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1； #SW_BUS=0，启动仿 真，三态门74LS244导通，手动拨码开关输入数据0xAA 到 总线，观察此时寄存器74LS374和74LS273输出端的状态。
祝您成功
● 把原码数据0x5A和0x9A分别加载到移位寄存器74LS194，然 后两个数据都分别执行一次“左移”（即“×2”乘法操 作）。请问哪个数据会出现错误？假设把补码数据0x5A和 0x9A加载到移位寄存器74LS194中，分别执行一次“左移” （即“×2”乘法操作），请问哪些数据会出现错误？
知识回顾 Knowledge Review