计算机组成原理实验_2.1_总线与寄存器__赖晓铮
计算机组成原理存储器读写和总线控制实验实验报告
信息与管理科学学院计算机科学与技术
实验报告
课程名称：计算机组成原理
实验名称：存储器读写和总线控制实验
学号：
姓名：
班级：实验室：组成原理实验室指导教师：日期： 2013-11-22
一、实验目的
1、掌握半导体静态随机存储器RAM的特性和使用方法。
2、掌握地址和数据在计算机总线的传送关系。
3、了解运算器和存储器如何协同工作。
二、实验环境
EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容
学习静态 RAM的存储方式，往 RAM的任意地址里存放数据，然后读出并检查结果是否正确。
四、实验操作过程
开关控制操作方式实验
注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“ 1”状态，所有对应的指示灯亮。
本实验中所有控制开关拨动，相应指示灯亮代表高电平“ 1”，指示灯灭代表低电平“ 0”。连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
1、按图 3－1 接线图接线：
MDJ1MDJ2MAJ1
BD15,,BD8BD7,,BD0
主存储器电路
AD7,,AD0 WE
数据总线
CE地址总线
DIJ2DIJ1
WR CE
微控器接口控
控
DIJ-G
制WE WEI 数据输入电路制
总
开
线LAR LARI
关
fin f/8T3
C-G
脉冲源T3
图 3－ 1 实验三开关实验接线
2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。
3、往存储器写数据：
以往存储器的（ FF）地址单元写入数据“ AABB”为例，操作过程如下：
(操作 )(显示 )(操作 ) 1.C –G=1
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）
实验⼀运算器
[实验⽬的]
1.掌握算术逻辑运算加、减、乘、与的⼯作原理；
2.熟悉简单运算器的数据传送通路；
3.验证实验台运算器的8位加、减、与、直通功能；
4.验证实验台4位乘4位功能。
[接线]
功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS
接线：LRW：GND（接地）
IAR-BUS# 、M1、M2、RS-BUS#：接+5V
控制开关：K0：SW-BUS# K1：ALU-BUS
K2：S0 K3：S1 K4：S2
K5：LDDR1 K6：LDDR2
[实验步骤]
⼀、(81)H与(82)H运算
1.K0=0：SW开关与数据总线接通
K1=0：ALU输出与数据总线断开
2.开电源，按CLR#复位
3.置数（81）H：
在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：
在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通
5. S2S1S0=010：运算器做加法
（观察结果在显⽰灯的显⽰与进位结果C的显⽰）
6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算
1.K0K1=00
2.按CLR#复位
3.分别给DR1和DR2置数
4.K0K1=11
5. S2S1S0取不同的值，执⾏不同的运算
[思考]
M1、M2控制信号的作⽤是什么？
运算器运算类型选择表
选择操作
S2 S1 S0
(计算机组成原理)实验二存储器和总线实验
总线的基本概念和分类
解释总线的定义、功能和分类，如数据总线、地址总线和控制总线。
详细介绍存储器的地址线、数据线和控制信号的作用和连接方式，以及它们在读写过程中的具体应用。
存储器单元的物理结构和工作 原理
描述存储器单元如何构成存储阵列，并讨论不同类型的存储单元的工作原理， 如SRAM和DRAM。
存储器的容量扩展和级联方法
介绍存储器的容量扩展技术，包括多通道扩展和级联连接的方法，以及它们的Βιβλιοθήκη Baidu缺点。
存储器的基本概念和分类
了解存储器的功能和作用，以及不同类型的存储器，如RAM、ROM和Cache等。
芯片选型和性能参数
介绍如何选择适合的存储器芯片，并讨论常见的性能参数，如速度、容量和 传输带宽。
存储器读写时序图解
分析存储器的读写操作的时序图，深入理解存储器的访问过程和时序要求。
存储器的地址、数据和控制信号
(计算机组成原理)实验二 存储器和总线实验
本实验旨在深入了解存储器和总线的基本概念、分类和工作原理。通过详细 的实验步骤和操作流程，以及实验过程与结果的分析，帮助学生全面掌握存 储器和总线的原理和应用价值。
实验目的和背景
通过本实验，掌握存储器和总线的基本概念、分类和工作原理，并培养实验 操作能力和数据分析能力。
计算机组成原理实验报告_寄存器的原理及操作
初：未知当前：2016-7-3 主笔：An gel
实验报告
课程名称：计算机组成原理
实验项目：寄存器的原理及操作姓名：
专业：计算机科学与技术班级：
学号：
计算机科学与技术学院
实验教学中心
20 16 年6 月20 日
初：未知 当前：2016-7-3 主笔：An gel 版本：1
实验项目名称： 寄存器的原理及操作 ________________
一、 实验目的
1. 了解模型机中A, W 寄存器结构、工作原理及其控制方法。
2. 了解模型机中寄存器组 R0..R3结构、工作原理及其控制方法。
3. 了解模型机中地址寄存器
MAR ，堆栈寄存器ST ,输出寄存器 OUT 寄存器结构、工作原理及其
控制方法。
二、 实验内容
1、 A 、W 寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS 的数据，其它开关做为控制 信号，
将数据写入寄存器 A ，W 。
2、 R0、R1、R2、R3寄存器实验：利用 COP2000实验仪上的 K16..K23开关做为 DBUS 的数据，其 它开
关做为控制信号，对数据寄存器组
R0..R3进行读写。
3、 MAR 、ST 、OUT 寄存器：利用 COP2000实验仪上的 K16..K23开关做为 DBUS 的数据，其它开 关做
为控制信号，将数据写入地址寄存器
MAR ，堆栈寄存器ST ，输出寄存器 OUT 。
三、 实验用设备仪器及材料
伟福COP2000系列计算机组成原理实验系统
四、实验原理及接线
实验1： A ，W 寄存器实验
；DBUSL
D3U50
C D3U5 ■ DBUS6 >
计算机组成原理实验 2.3 比较器(仲裁器) 赖晓铮
●
●
三 路 仲 裁 器 电 路 图
“线与”电路
仲 裁 器 输 入 A 电 行 路 图
仲裁器输入B行和C行电路图
（三）比较器（仲裁器） 实验
思考题：
●
●
●
●
假设仲裁器不仅输出最大值，还要标识最大值所在的输入 端。请参考比较器电路的三色LED灯，在三路仲裁器的基础 上增加三路标志位LED灯，标注最大值所在的输入端。 请在三路仲裁器的基础上，把仲裁电路改为“留小撤大”， 即把三路输入数据中的最小者输出到仲裁总线上显示。 请在数据比较器电路的基础上，增加总线、74LS244缓冲器 和数码管，构造一个双路仲裁器：不仅可以判断两路8位输 入数据的大小，而且输出其中最大者到数码管显示。 除了串行级联，74LS85比较器还可以通过并行级联方式扩 展比较器的位数，原理如后图所示。请参照后图使用 74LS85并行级联的方式构造一个16位数据比较器，并说明 其工作原理。
计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器（电子钟） 五、运算器 六、存储器 七、时序发生器 赖晓铮 博士 华南理工大学 八、微程序控制器 laixz@scut.edu.cn 九、硬布线控制器 QQ: 68046508
（三）比较器（仲裁器） 实验
实验目的：
●
实验步骤：
● 请根据逻辑图和真值表制作
计算机组成原理实验 2.2 进位加法器 赖晓铮
掌握串行进位加法器和并行进位加法器的原理及设计方法。
实验内容：
●
设计拥有共同输入端的4位带符号位串行加法器和并行加法 器，比较两者运算结果。
实验步骤：
● 请根据逻辑图和真值表制作
全加器
半加器和全加器电路。 半加器
（二）进位加法器 实验 电路图
串行进位 运算器原理图
OF Fn-1
[A]补=An-1An-2…A1A0 [B]补=Bn-1Bn-2…B1B0 Fi = Ai⊕ Bi⊕Ci Ci+1=Ai· Bi+(Ai ⊕Bi)· Ci
Cn+1=Yn+XnCn
并行进位加法器 电路图
（二）进位加法器 实验
实验步骤：
●
启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0010，M=0， 记录并比较串行与并行加法器的运算结果，是否溢出？如 果改为BUS_[3..0]=0011，结果如何？ 启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0011，M=1， 记录并比较串行与并行加法器的运算结果，是否溢出？如 果运算器输入改为BUS_[7..4] =0011，BUS_[3..0]=0101， M=1不变，结果如何？ 启动仿真，令BUS_[7..4]=1101，BUS_[3..0]=0011，M=0， 记录并比较串行与并行加法器的运算结果。是否溢出？如 果改为M=1，结果如何？
第三章总线20100908
芯片内部总线，例如运算器和cache之间的总线。
系统总线（板级总线）
处理器与主存、I/O等部件之间的信息传输线。 三总线结构：数据总线、地址总线、控制总线
通信总线
计算机系统之间，或计算机与其他设备之间的信 息传输线。
大连理工大学软件学院 赖晓晨
3.2 总线的分类
计算机 通信总线
计算机 设备1 设备2
3、三总线结构2
局部总线
CPU
Cache
主存
局部I/O控制器
系统总线
局域网 SCSI 扩展总线接口 Modem
大连理工大学软件学院 赖晓晨
扩展总线
串行接口
3、三总线结构2
局部总线
CPU
Cache
主存
局部I/O控制器
系统总线
局域网 SCSI 扩展总线接口 Modem 处理器采用局部总线连到cache，再利用系
I/O 设备n
结 构
总线结构计算机举例（3）
CPU 存储总线
大连理工大学软件学院 赖晓晨
系统总线
I/O接口
主存
I/O 设备1
面
向
增加CPU和主存存
之间专用的存储储
…总速线度I/O，，接提减口高轻传系输统器的
总线负担，保留双
了主存与I/O直 总
接交换信息的特线
…点。设I/备On
计算机组成原理 数据传送实验
实验报告
一、实验名称
数据传送实验
二、实验目的
1、理解总线的概念及其特性：三态控制，单向双向传送等。
2、掌握总线传输控制特性。
三、实验设备
TDN-CM++计算机组成原理教学实验系统一套，导线若干。
四、实验原理
总线是多个系统之间进行数据传送的公共同路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，总线就是指能为多个功能部件服务的一组公用信息线。
本实验所用总线传输实验框图如图4-1所示，需要用排线连接，使几种不同的设备挂至总线上，有存储器、输入设备、寄存器。这些设备都需要有三态控制，按照传输要求恰当有序的控制它们，就可实线总线信息的传输。
图4-1总线传送实验框图
五、实验内容
1.输入设备将一个数打入RO寄存器。
2.输入设备将另一个数（存储器地址）打入地址寄存器AR。
3.将RO寄存器中的数写入到地址寄存器制定的存储器地址单元中。
4.将存储器制定地址单元中的读书出用LED数码管显示。
六、实验步骤
(1)、按下图连接实验线路，仔细查线无误后接通电源。
图4—2数据传送接线图
(2)、设置初始状态：
①先将全部开关设为1
②再设置：
关闭所有的三态门：LDAR = 0
LDPC = 0
(3)、从输入开关向RO中输入数据63H，设置：
①从输入开关输入：01100011
②打开输入三态门：SW—B = 0
③将总线上的数据打入寄存器，发LDRO脉冲
【方法：改变LDPC： 0→1→0】
(4)、从输入开关将存储器地址20H输入AR中：
(5)、将RO
中的数据63H 读出，送入到AR 指定的存储器单元20H 中，设置：
组成原理实验一寄存器实验
组成原理实验一寄存器实验组成原理实验一寄存器实验
一、实验目的
1.深入理解寄存器的工作原理；
2.掌握寄存器的使用方法；
3.学习通过寄存器实现数据的存储和传输。
二、实验设备
1.微处理器开发板；
2.示波器；
3.逻辑分析仪；
4.编程器。
三、实验原理
寄存器是计算机组成中的重要部件，主要用于暂时存储数据或指令。根据功能不同，寄存器可分为输入寄存器、输出寄存器、指令寄存器和数据寄存器等。在本实验中，我们将通过一个简单的四位寄存器来深入了解寄存器的工作原理。
四、实验步骤
1.按照实验要求准备实验设备，并将微处理器的所有引脚通过编程器设置成输
入或输出状态；
2.将四位寄存器的输入引脚连接到微处理器的四个输入引脚上，将输出引脚连
接到微处理器的四个输出引脚上；
3.将一个周期性的方波信号加到四位寄存器的时钟引脚上，同时使用示波器观
测输入引脚和输出引脚的波形；
4.改变四位寄存器的输入值，并观察输出值的变化情况；
5.重复步骤3和4，进一步验证四位寄存器的工作原理。
五、实验结果及分析
1.在时钟信号的上升沿到达时，四位寄存器的输入值会被锁存到寄存器中，并
在输出端显示出来。因此，通过改变输入值，就可以实现数据的存储和传
输；
2.在一个工作周期内，只有在时钟信号的上升沿到达时，输入值才会被锁存到
寄存器中。在其他时间，输入值的变化不会影响到寄存器中的值。因此，寄存器具有记忆功能。
六、实验总结
本次实验通过四位寄存器，让我们更深入地了解了寄存器的工作原理和使用方法。通过观测输入和输出波形的变化，我们验证了寄存器在数据存储和传输方面的重要作用。同时，我们也掌握了如何通过编程器设置微处理器的引脚状态以及如何使用示波器和逻辑分析仪观测和分析实验波形。本实验结果和预期相符，成功达到了教学目的。
(计算机组成原理)实验二存储器和总线实验
2020/7/8
返回
4
（一）实验原理框图
D7－D0
M-W M-R
MEM UNIT D7-D0
WE MEM(6116)
OE
CE
A7-A0
OUTPUT/INPUT UNIT
OUTPUT
I/O-W
A7-A0
D7-D0
B-AR
AR(74LS273)
ADDRESS UNIT
2020/7/8
BUS UNIT
INPUT
计算机组成原理 课程设计
实验二 存储器和总线实验 实验4 存储器读/写实验 实验5 总线传送控制实验
2020/7/8
1
二、实验原理
❖ （一）实验原理框图
❖ （二）实验相关单元
存储器单元（MEM UNIT） 输入/输出单元（INPUT/OUTPUT DEVICE） 地址单元（ADDRESS UNIT） 时序电路单元（CLOCK UNIT） 手动单元（MANUAL UNIT）
拨INIPUT 的数据 开关（8位二进制
数据）
依照上面做法将 存储器地址送入 地址寄存器AR
2020/7/8
置读存储器信号 M-R=0,将存储器 单元内容送上总 线
置I/O-W=0，Ai=0 OUTPUT发光管显示 存储器读出的数据
返回
关闭存储器读信 号 M-R=1，
实验1 总线实验
实验1 总线实验
一、实验目的
1、将双端口通用寄存器堆和双端口存储器模块联机
2、进一步熟悉计算机的数据通路；
3、掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；
4、锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
二、实验电路
图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的，双端口存储器的指令端口不参与本次实验。通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。
由于双端口存储器RAM是三态输出，因而可以将它直接连到数据总线DBUS上。此外，DBUS上还连接着双端口通用寄存器堆。这样，写入存储器的数据可以由通用寄存器提供，而从存储器RAM读出的数据也可送到寄存器堆保存。
双端口存储器RAM已在实验二介绍，DR2在实验四的实验使用。通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的MC14580并联构成的寄存器堆类似。RF内含四个8位的通用寄存器R0，R1，R2，R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。写入端口取名为WR端口,连接一个8位的暂存寄存器(U14)ER,这是一个74HC374.输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1，DR2。RS端口（B端口）的数据输出还可通过一个8位三态
门RSO(U15)直接向DBUS输出。
双端口通用寄存器堆模块的控制信号中，RS1，RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1，RD0用于选择从RD端口（A端口）读出的通用寄存器。而WR1，WR0则用于选择从WR端口写入的通用寄存器。WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由RD1，RD0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1时，在T4的上升沿，DBUS上的数据写入ER。RS-BUS#信号则控制RS端口到DBUS 的输出三态门，是一个低电平有效信号。以上控制信号各自连接一个二进制开关K0-K15。
计算机组成原理实验 2.1 总线与寄存器 赖晓铮
把原码数据0x5A和0x9A分别加载到移位寄存器74LS194，然 后两个数据都分别执行一次“左移”（即“×2”乘法操 作）。请问哪个数据会出现错误？假设把补码数据0x5A和 0x9A加载到移位寄存器74LS194中，分别执行一次“左移” （即“×2”乘法操作），请问哪些数据会出现错误？
●
寄存器R0：74LS374 数据缓冲寄存器DR：74LS273
【3】寄存器实验
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1； #SW_BUS=0，启动仿 真，三态门74LS244导通，手动拨码开关输入数据0xAA 到 总线，观察此时寄存器74LS374和74LS273输出端的状态。 2) 令寄存器R0（74LS374）的R0_CLK端上升沿跳变，把总线上 的数据0xAA存入R0。 3) 令#SW_BUS=1，三态门74LS244阻断，观察总线BUS的状态。 4) 令#R0_BUS=0，74LS374输出选通，观察总线BUS的状态。 5) 令寄存器DR（74LS273）的DR_CLK端上升沿跳变，把总线上 的0xAA数据存入DR。观察寄存器74LS273的输出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器 件74LS244、74LS273和74LS374的异同。
计算机组成原理实验报告
实验1 通用寄存器实验
一、实验目的
1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用。
二、实验要求
掌握通用寄存器R3~R0的读写操作。
三、实验原理
实验中所用的通用寄存器数据通路如下图所示。由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。RWR 为寄存器数据写入使能，DI、OP为目的寄存器写选通。DRCK信号为寄存器组打入脉冲，上升沿有效。准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。
图2-3-3 通用寄存器数据通路
四、实验内容
1.实验连线
K23~K0置“1”，灭M23~M0控位显示灯。然后按下表要求“搭接”部件控制电路。
2.寄存器的读写操作
①目的通路
当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表。
通用寄存器“手动／搭接”目的编码
②通用寄存器的写入
通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：
通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：
③源通路
当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表。
通用寄存器“手动／搭接”源编码
④通用寄存器的读出
关闭写使能，令K18（RWR）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得
通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
数字逻辑实验 1.1 触发器与寄存器实验
● 通过拨码开关手动输入数据到某个寄存器；或者从一个寄 存器向另一个寄存器赋值。同时，利用移位寄存器实现数 据的置数、左移、右移等功能。
（一）触发器与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线DIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
【2】D触发器实验
实验步骤：
1) 令#R0_BUS=#DR_BUS=#SFT_BUS=1,#SW_BUS=0。启动仿真， 手动拨码开关输入数据到BUS总线，改变JK触发器74LS73 的J和K端（即BUS总线的BUS_0和BUS_1）状态，或者置位 74LS73的#Rd端，观察并记录CLK端上升沿 、下降沿跳变 时刻的74LS73 输出Q端和#Q端的状态。
9） 假设手动拨码开关分别打入数据0xAA和0x55到R0寄存器 （74LS374）和DR寄存器（74LS273），并且同时令 #R0_BUS=0和#DR_BUS= 0，会出现什么情况？在总线上可以 同时选择多个寄存器输出（导通输出端三态门）么？
【4】移位寄存器实验
实验步骤：
计算机组成原理实验报告_寄存器的原理及操作
初：未知当前：2016-7-3 主笔：An gel
实验报告
课程名称：计算机组成原理
实验项目：寄存器的原理及操作姓名：
专业：计算机科学与技术班级：
学号：
计算机科学与技术学院
实验教学中心
20 16 年6 月20 日
初：未知 当前：2016-7-3 主笔：An gel 版本：1
实验项目名称： 寄存器的原理及操作 ________________
一、 实验目的
1. 了解模型机中A, W 寄存器结构、工作原理及其控制方法。
2. 了解模型机中寄存器组 R0..R3结构、工作原理及其控制方法。
3. 了解模型机中地址寄存器
MAR ，堆栈寄存器ST ,输出寄存器 OUT 寄存器结构、工作原理及其
控制方法。
二、 实验内容
1、 A 、W 寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS 的数据，其它开关做为控制 信号，
将数据写入寄存器 A ，W 。
2、 R0、R1、R2、R3寄存器实验：利用 COP2000实验仪上的 K16..K23开关做为 DBUS 的数据，其 它开
关做为控制信号，对数据寄存器组
R0..R3进行读写。
3、 MAR 、ST 、OUT 寄存器：利用 COP2000实验仪上的 K16..K23开关做为 DBUS 的数据，其它开 关做
为控制信号，将数据写入地址寄存器
MAR ，堆栈寄存器ST ，输出寄存器 OUT 。
三、 实验用设备仪器及材料
伟福COP2000系列计算机组成原理实验系统
四、实验原理及接线
实验1： A ，W 寄存器实验
；DBUSL
D3U50
C D3U5 ■ DBUS6 >
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
● 构建一条8位总线的寄存器数据通路，将若干寄存器通过总 线连接起来。
● 通过拨码开关手动输入数据到某个寄存器；或者从一个寄 存器向另一个寄存器赋值。同时，利用移位寄存器实现数 据的置数、左移、右移等功能。
● 比较以下器件两两之间的异同：触发器74LS74和74LS175， 寄存器74LS273和74LS374，寄存器74LS273和移位寄存器 74LS194。
的0xAA数据存入DR。观察寄存器74LS273的wenku.baidu.com出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器
件74LS244、74LS273和74LS374的异同。
【3】寄存器实验
实验步骤：
7） 手动拨码开关输入新数据0x55到总线BUS（#SW_BUS= 0）。 此时，新的数据会冲掉R0寄存器保存的原有数据0xAA么？ 若再令#R0_BUS=0，会出现什么情况？
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 移位寄存器74LS194的“左移”功能可以作为把寄存器存 储的8位二进制数据做“×2”的乘法操作；其“右移”功 能则作为把寄存器存储的8位二进制数据做“÷2”的除法 操作。请问在执行上述操作的过程中，74LS194的SL端和 SR端应该连接“1”还是“0” ？
（一）总线与寄存器 实验
思考题：
● 把原码数据0x5A和0x9A分别加载到移位寄存器74LS194，然 后两个数据都分别执行一次“左移”（即“×2”乘法操 作）。请问哪个数据会出现错误？假设把补码数据0x5A和 0x9A加载到移位寄存器74LS194中，分别执行一次“左移” （即“×2”乘法操作），请问哪些数据会出现错误？
知识回顾 Knowledge Review
寄存器R0：74LS374 数据缓冲寄存器DR：74LS273
【3】寄存器实验
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1； #SW_BUS=0，启动仿 真，三态门74LS244导通，手动拨码开关输入数据0xAA 到 总线，观察此时寄存器74LS374和74LS273输出端的状态。
计算机组成原理 实验系列
一、总线与寄存器
二、进位加法器
三、比较器（仲裁器）
四、计数器
五、运算器
六、存储器
七、时序发生器 八、微程序控制器 九、硬布线控制器
赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: 68046508
（一）总线与寄存器 实验
实验目的：
● 掌握总线以及数据通路的概念及传输特性。 ● 理解锁存器、通用寄存器及移位寄存器的组成和功能。
8） 假设手动拨码开关分别打入数据0xAA和0x55到R0寄存器 （74LS374）和DR寄存器（74LS273），并且同时令 #R0_BUS=0和#DR_BUS= 0，会出现什么情况？在总线上可以 同时选择多个寄存器输出（导通输出端三态门）么？
四位双向移位寄存器 74LS194
【4】移位寄存器实验
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验
2) 手动拨码开关输入数据到BUS总线，使74LS175的D端（即 BUS总线的BUS_0）分别接高，低电平，观察并记录CLK上 升沿 、下降沿跳变时刻的Q端、#Q端状态。观察当 74LS175的端置0后，74LS175输出Q端、#Q端的变化。比 较74LS175和74LS74的异同。
74LS273&374 逻辑功能表
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
2) 令寄存器R0（74LS374）的R0_CLK端上升沿跳变，把总线上 的数据0xAA存入R0。
3) 令#SW_BUS=1，三态门74LS244阻断，观察总线BUS的状态。 4) 令#R0_BUS=0，74LS374输出选通，观察总线BUS的状态。 5) 令寄存器DR（74LS273）的DR_CLK端上升沿跳变，把总线上
（一）总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
祝您成功
● 为何常见的CPU都是8位、16位或32位总线？可以使用7位或 10位的总线么？计算机总线的位数是由什么决定的？ 32位 CPU是否一定比8位CPU的处理能力强？
● 74LS194的SL端和SR端是提供D0D1D2D3端移入数据还是保存 D0D1D2D3端移出数据？假设要保存74LS194的D0D1D2D3端移出 的数据，该怎么修改寄存器电路？