MOSFET-2-清华大学半导体物理

电场对迁移率的影响
在前面的长沟道模型中，假设载流子迁移率是常数。

实际上，V GS 和V DS 分别在沟道中产生纵向电场和沿沟道方向的水平电场，都会对载流子的迁移率产生影响。

低场迁移率（弱场近似）
水平电场较小时，载流子
迁移率和水平位置无关，称作低场迁移率，。

（体材料）
•分析弱场下纵向电场对低场迁移率的影响；•分析水平强电场对迁移率的影响
•弱场下纵向电场对低场迁移率的影响
前提：载流子速度小于饱和速度（纵向弱场）
和体材料中的电子比较：
沟道中的电子不仅受到晶格振
动、杂质等散射，另外还受到沟
道“壁”的散射—导致载流子的
平均自由时间减小，迁移率下
降。

沟道“壁”的含义：势垒
由界面势垒和Si导带势垒构成。

对沟道中的大部分电子，势阱很
的散射使得沟道中载。

热运动
速度三个方向的平均自由程是相等的。

X方向受到额外的散射对平均自由时间的影响例:
假设纵向电场为105V/cm。

电子在一个平均自由程内损失全部动量：
由沟道“壁”散射决定的平均自由时间为：
X方向最大动能为：
因此，最大的平均自由时间为：
沟道“壁”散射决定的平均自由时间约为体材料的1/6。

纵向电场对迁移率的影响：
•能量相同的载流子在不同纵向电场下平均自由时间不同，电场越大，平均自由时间越短。

（势阱宽度不同）•载流子在YZ平面内的平均自由时间和体材料相同
•不同纵向电场下，电子迁移率不同。

电场越强，迁移率越低。

决定沟道纵向电场的因素（电荷）：掺杂浓度、偏置、沟道深度
根据实验结果得到的低场迁移率：
纵向电场对I-V特性的影响：恒定迁移率：
考虑纵向电
场影响：
忽略沟道电压变化的影响：
其中：
恒定迁移率和考虑纵向电场后的比较
沟道中水平电场对迁移率的影响
速度饱和效应—弱场下，载流子的漂移速度随电场增大而增大；电场增大到一定值，漂移速度达到饱和。

原因：随电场增大，散射机制的变化。

沟道中载
流子漂移
速度的经
验公式：
例：
根据公式7.64：
得：
对于现代集成电路技术，速度饱和效应尤其显著。

取沟道长度为0.18，漏极电流的变化：
m μ
非饱和区的I-V特性：对比：
速度饱和对I-V
特性的影响：
•利用沟道宽长比调整I-V 特性；
•饱和漏电压的变化：减小。

NFET减小更多。

•沟道宽长比不变的情况下，饱和漏极电流随沟道长度减小如何变化？
速度饱和效应的物理本质：
问题1：真的是沟道夹断需要的漏电压变小了吗？问题2：漏极电流饱和时，沟道夹断了吗？
问题3：速度饱和首先在靠近源端还是漏端出现？问题4：当沟道夹断时，饱和电流是由什么机制决定的？
E
速度饱和效应是现代集
成电路的器件设计和研
究中必须考虑的因素！
模型和实验结果的对比NFET参数：
电源电压：1.8V
阈值电压和低场迁移率的测量
实际工作中，MOSFET的阈值电压是通过测量而不是计算得到的。

如何从实验数据得到阈值电压？
非饱和区漏极电流：
，where
V DS很小时，可以忽略速度饱和效应：
栅源电压不太大时，漏极电流近似为：
对转移特性曲线：
斜率为：跨导
令：
得到截距为：
MOSFET 的一级近似认为：只有V GS >V T 时，才能有漏极电流流过MOSFET V GS < V T 时的漏极
小电流称为亚阈值
电流。

这种近似对大多数实际
情况是适用的。

但是在
某些应用中，非常小的
电流也是不能忽略的
（关态电流）。

亚阈值电流（扩散电流为主）：
萨方程不适用于亚阈值区的原因： 强反型近似中的关于耗尽层的假定不适用 该假定认为：V GS ≤V T 时，Q n =0。

实际上，Q n 随表面势指数变化。

当栅电压低于阈值电压时，Q n 指数下降，漏极电流也是如此。

强反型时，由于|Q n |数值很大，计算|Q n |时可忽略V GS =V T 时已经出现了的表面电子电荷。

只考虑了漂移电流，未考虑扩散电流 在亚阈值区，扩散电流>>漂移电流。

亚阈值区导电与BJT 中基区的电流传输相似。

下图为ψF<V S< 2ψF时的能带图
此时半导体表面弱反型，相当于低掺杂的n型区。

沿沟道方向是n+/n-/n+结构，电流中扩散电流成分远大于漂移电流。

亚阈值电流的形成
在亚阈值区，漏极电压几乎全部降落在反向偏置的漏衬结耗尽区上，因此，漏极电流的漂移流部分可以忽略。

另一方面，自由载流子浓度沿沟道方向的梯度相当大，因此，亚阈值电流的主要成分是扩散流，类似于基区均匀掺杂的BJT的基区电流。

栅极电压V G使半导体表面能带弯曲，降低了从源区到沟道区的电子势垒，电子从重掺杂的源区（类似BJT的发射区）注入到p型表面区（类似BJT的基区），大部分注入的电子被漏区收集（类似BJT的集电区)。

•亚阈值区漏极电流随栅压指数变化
亚阈值电流为：
亚阈值电流分析
表征电容分压作用：
栅压变化对沟道电压
的影响
半对数坐标转移特性曲线
对于电容分压，可
以忽略亚阈值区沟
道中的载流子。

电压关系：
亚阈值电流
栅压摆幅S（亚阈值）
定义：电流变化十倍（一个数量级），栅压变化
的幅度
将亚阈值电流公式代入，得：
•利用S可以很方便地看出MOSFET从弱反型过渡到强反型时，电流变化跨越多少个数量级。

•结合栅压摆幅和关态漏电流要求可以作为设计阈电
）。

压的依据，进而确定电源电压（5V
T
影响栅压摆幅的因素：氧化层厚度；衬底掺杂浓度界面陷阱密度
MOSFET小尺寸效应—短（窄）沟道效应1、有效沟道长度和漏电压的关系
•沟道长度调制效应：时，夹断点向源端移动，导致有效沟道长度减小，输出特性不饱和。

•短沟效应：即使，沟道未发生夹断，有效沟道长度也会随漏电压增大而减小。

有效沟道长度小于
源、漏两个冶金结
界面之间的距离。

考虑短沟效应后的输出特性
饱和前漏极电流大于饱和电流•如果外加漏电
压，漏衬结空间电
荷区主要向沟道方
向扩展，有效沟道
长度减小；漏极电
流和有效沟道长度
成反比，随漏电压
增大而增大。

•上述分析对长沟
器件中也成立，只
是对长沟器件影响
很小。

2、阈电压和漏电压的关系
—漏场感应势垒下降效应（DIBL）•长沟器件中，漏电
压对源端势垒没有
影响
•短沟器件,漏电压导致源端
势垒降低：
1）沟道缩短，漏、源耗尽
区的相互影响
2）V DS增加，漏区发出的电
力线的一部分穿透到源区
研究方法：二维数值模拟
•相同沟道长度下，有
效阈电压随漏电压增
大而减小；
•相同漏电压条件下，
有效阈电压随沟道长
度减小而减小。

DIBL 效应对MOSFET 特
性的影响：
V DS 增加导致势垒降低，
表面更加反型（沟道更加
吸引电子），沟道导电能
力增强，等效于有效阈电
压的下降。

3、漏源电荷共享效应
数值以下时，有效阈电
压会随沟道长度的减小
而下降。

电荷共享原理：
•长沟器件，绝大多数栅极
正电荷发出的电力线都终
止在反型层的电子和耗尽
区内的电离受主；
•短沟器件：耗尽区的电离受主有一部分是用来终止源漏的电离施主发出的电力线。

当沟道长度与源漏耗尽区宽度相比拟时，表面耗尽区和源漏耗尽区交界的电离受主只有一部分用来终止栅极正电荷的电力线，因此，栅极正电荷将在反型层感应出更多的电子，表面能带弯曲更多。

导致：
1）在相同的栅压下漏极电流变大；
2）和长沟器件相比，较低的栅压就可以使半导体表面达到强反型，有效阈电压降低。

交界区的电离受主电荷一部分属于表面耗尽区，一部分属于源漏耗尽区，称为源漏电荷共享。

电荷共享效应随沟道长度减小而增强，有效阈电压也随之减小。

COMPLEMENTARY MOSFETs -
CMOS
N阱CMOS反相器CMOS ：集成电路中利用NFET 和PFET 构成电路的
一种基本单元。

降低直流（静态）
功耗
•N 阱（P 型衬底）
•PFET 做在N 阱内
•共输出、输入
•衬底和阱形成pn
结，总处于反偏。

•输入电压为0时：NFET不导通，PFET导通。

输出电压为V DD，为高电平。

•输入电压为V DD时：NFET 导通，PFET不导通。

输出电
压为0 ，为低电平。

直流通路。

负载电容对开关特性的影响：负载电容的来源：引线电容、输出电容等。

是产生
动态功耗的主要因素。

分析开关过程对负载电容
输出从低到高：对负载电
容充电；输出从高到低：
负载电容放电。

充放电经过的回路不同。

开关一次，完成一次从电源到地的能量传输：
动态功耗等于：
现代数字集成电路工作频率很高，因此，动态功耗很大。

减小动态功耗：
•降低工作电压：受阈电压摆幅的限制
•减小负载电容
传输延时（栅延时）
定义：输出信号变化为V DD 的50%需要的时间。

包括：上升延时和下降延
时。

（负载电容充放电）
考虑输出信号从V DD 变到V DD /2，负载电容上电荷
变化：
传输延时：
CMOS 反相器输入高电平后NFET 电流的变化：
栅极从低电平切换成高电
平，NFET 漏电压为
V DD 。

如果饱和漏电压小于
V DD /2，在t df 时间内漏极
电流不变，得t df 为：
同理：
传输延时为：
MOSFET的小信号等效电路MOSFET的寄生参数
R S，R D：串联电阻；
R BS，R BD：源漏和衬
底之间的电阻；
C OS，C OD：交叠电
容；
C GD，C GS：栅-源、栅-漏电容；
C jS，C jD：源、漏和衬底的势垒电容。

小信号等效电路
跨导：
输出电导：由基本的MOSFET结构图得到小信号等效电路。

本征MOSFET 加上寄生参数。

ds
d gs m d v g v g i +=漏极电流（低频）：高频
低频
和的表达式：
考虑速度饱和效应的直流特性：
跨导：
饱和区的跨导？
跨导的含义：单位栅压变化导致漏极电流的变化量。

反映栅压对漏极电流的控制能力。

考虑速度饱和效应
后，沟道长度对跨
导的影响？
和理想情况相比
Parameter from Table 7.1
考虑速度饱和效应后，跨导仍然和沟道长度有关。

沟道越短，跨导越大，栅压对漏极电流的控制越强。

的放大作用和截止频率：
高频时
，等效电路如图：输入阻抗不再是无穷大，输入回路存在给电容充放电的电流。

输出回路交流短路时，栅极电流：
短路输出电流：截止频率：电流增益等于1时的频率（交流输出短路）。

截止频率：
用于信号放大时，MOSFET工作在饱和区，代入饱和区跨导：
只考虑速度饱和时
截止频率和沟道长
度的关系：
沟道越短，截止频
率越高。

MOSFET SCALING
Scaling down (按比例缩小):高速、高集成度、低功耗、低成本。

Dennard在1974 年提出了Scaling down，其指导思想是在MOS 器件内部电场不变的条件下，通过缩小器件的纵向和横向尺寸，同时按同样比例缩小电源电压，由此可大大提高器件的性能。

这种缩小规律以保持器件内部电场强度不变为条件，称为CE(恒场)律。

与原尺寸的器件相比，由于器件内部的电场保持不变，因而不会出现迁移率降低、碰撞电离、热载流子效应等强场效应。

之后还提出了CV(恒压)律，但CV律对电路性能的提高不及CE律，所以CE律应用最为广泛
最小沟道长度L min （短沟效应不严重影响器件性能）：
Given by Brews. et al:
例：设计沟道长度为0.2 的MOSFET ，尽量减小短沟效应。

m μ011
.0)9.0/2.0(3
=<γ分别设计：氧化层厚度、结深、源漏结的耗尽层宽度。

实际上该理论不能被完全严格地执行，只是对集成电路的尺寸缩小起指导作用。

工艺和器件物理过程限制器件尺寸按比例缩小。

从1971 年到2001年，30 年来晶体管尺寸从10um 减小到0.13 um ，缩小了约80 倍，集成度从每个芯片2250个晶体管上升到4200万个晶体管，
增加了近1.8 万倍。

实际得到的MOS 集成电路的性能都比按比例缩小原理预示的要差。

随着MOSFET尺寸缩小，一维模型的萨方程与实际器件特性的差距越来越大，必须对萨方程作必要的修改。