半导体工艺与制造技术习题答案(第四章 离子注入)
半导体工艺与制造技术习题答案(第四章 离子注入)
第四章 离子注入与快速热处理
1.下图为一个典型的离子注入系统。
(1)给出1-6数字标识部分的名称,简述其作用。
(2)阐述部件2的工作原理。
答:(1)1:离子源,用于产生注入用的离子;
2:分析磁块,用于将分选所需的离子;
3:加速器,使离子获得所需能量;
4:中性束闸与中性束阱,使中性原子束因直线前进不能达到靶室; 5:X & Y 扫描板,使离子在整个靶片上均匀注入;
6:法拉第杯,收集束流测量注入剂量。
(2)由离子源引出的离子流含有各种成分,其中大多数是电离的,离子束进入一个低压腔体内,该腔体内的磁场方向垂直于离子束的速度方向,利用磁场对荷质比不同的离子产生的偏转作用大小不同,偏转半径由公式:
决定。最后在特定半径位置采用一个狭缝,可以将所需的离子分离出来。
2.离子在靶内运动时,损失能量可分为核阻滞和电子阻滞,解释什么是核阻滞、电子阻滞?两种阻滞本领与注入离子能量具体有何关系?
答:核阻滞即核碰撞,是注入离子与靶原子核之间的相互碰撞。因两者质量是同一数量级,一次碰撞可以损失很多能量,且可能发生大角度散射,使靶原子核离开原来的晶格位置,留下空位,形成缺陷。
电子阻滞即电子碰撞,是注入离子与靶内自由电子以及束缚电子之间的相互碰撞。因离子质量比电子质量大很多,每次碰撞损失的能量很少,且都是小角度散射,且方向随机,故经多次散射,离子运动方向基本不变。
在一级近似下,核阻滞本领与能量无关;电子阻滞本领与能量的平方根成正比。 1 2 3 4 5
6
3.什么是离子注入横向效应?同等能量注入时,As和B哪种横向效应更大?为什么?
半导体工艺及芯片制造技术问题答案(全).
常用术语翻译
active region 有源区
2.active component有源器件
3.Anneal退火
4.atmospheric pressure CVD (APCVD) 常压化学气相淀积
5.BEOL(生产线)后端工序
6.BiCMOS双极CMOS
7.bonding wire 焊线,引线
8.BPSG 硼磷硅玻璃
9.channel length沟道长度
10.chemical vapor deposition (CVD) 化学气相淀积
11.chemical mechanical planarization (CMP)化学机械平坦化
12.damascene 大马士革工艺
13.deposition淀积
14.diffusion 扩散
15.dopant concentration掺杂浓度
16.dry oxidation 干法氧化
17.epitaxial layer 外延层
18.etch rate 刻蚀速率
19.fabrication制造
20.gate oxide 栅氧化硅
21.IC reliability 集成电路可靠性
22.interlayer dielectric 层间介质(ILD)
23.ion implanter 离子注入机
24.magnetron sputtering 磁控溅射
25.metalorganic CVD(MOCVD)金属有机化学气相淀积
26.pc board 印刷电路板
27.plasma enhanced CVD(PECVD) 等离子体增强CVD
28.polish 抛光
第四章离子注入
则入射离子总的能量损失为:
低能 区
中能 区
dESnESeE
dx
高能 区
核阻止本领和电子阻止本领曲线
(1)低能区:Sn(E)占主要地位,Se(E)可忽略 (2)中能区:Sn(E)和Se(E)同等重要 (3)高能区:Se(E) 占主要地位, Sn(E) 可忽略
1.2几个基本概念:射程、投影射程及 标准偏差 射程R : 离子从进入靶开始到停止点所通
❖ 原理:利用不同质量和不同带电荷数的离子, 在经过磁场时,受电磁力的效应,进行不同曲 率的圆弧运动来进行
❖ 作用:选择注入所需的特定电荷的杂质离子
分析磁体
离子源 吸出 组件
分析磁体 粒子束 较轻离子
中性离子 重离子
石磨
磁分析器
可变狭缝
v
⊕ 一个质量数为M的正离子,以速度v垂直于磁力 线的方向进入磁场,受洛伦茨力的作用,在磁场中作 匀速圆周运动的半径为R。
分析磁体 粒子束
加速管
工艺腔 扫描盘
工艺控制参数
❖ 杂质离子种类:P+,As+,B+,BF2+,P++,B++,… ❖ 注入能量(单位:Kev)——决定杂质分布深度和形状,
10~200Kev ❖ 注入剂量(单位:原子数/cm2)——决定杂质浓度 ❖ 束流(单位:mA或uA)——决定扫描时间 ❖ 注入扫描时间(单位:秒)——决定注入机产能
半导体工艺半导体制造工艺技术试题库3 答案
一、填空题(每空1分,计10分)
1、工艺上用于四氯化硅的提纯方法有 吸附法 和 精馏法 。
2、在晶片表面图形形成过程中,一般通过腐蚀的方法将抗蚀膜图形转移到晶片上,腐蚀的方法有 湿法腐蚀 和 干法腐蚀 。
3、抛光是晶片表面主要的精细加工过程,抛光的主要方式有 化学抛光 、 机械抛光 和 化学机械抛光 。
4、掺杂技术包括有 热扩散 、 离子注入 、合金和中子嬗变等多种方法。
5、在离子注入法的掺杂过程中,注入离子在非晶靶中的浓度分布函数满足对称的高斯分布,其浓度最大位于 Rp 处。
二、选择题(每题2分,单项多项均有,计30分)
1、在SiO 2网络中,如果掺入了磷元素,能使网络结构变得更( A )
(A )疏松 (B )紧密 (C )视磷元素剂量而言
2、在微电子加工环境中,进入洁净区的工作人员必须注意以下事项(A 、B 、C 、D )
(A ) 进入洁净区要先穿戴好专用净化工作服、鞋、帽。 (B ) 进入洁净区前先在风淋室风淋30秒,然后才能进入。 (C ) 每周洗工作服,洗澡、理发、剪指甲,不用化妆品。 (D ) 与工作无关的纸张、书报等杂物不得带入。
3、离子注入设备的组成部分有(A 、B 、C 、D )
(A )离子源 (B )质量分析器 (C )扫描器 (D )电子蔟射器 4、CVD 淀积法的特点有(A 、C 、D ) (A )淀积温度比较低 (B )吸附不会影响淀积速度
(C )淀积材料可以直接淀积在单晶基片上 (D )样品本身不参与化学反应
5、工艺中消除沟道效应的措施有( A 、B 、C 、D ) (A )增大注入剂量 (B )增大注入速度 (C )增加靶温 (D )通过淀积膜注入
半导体制造技术题库答案
精心整理
1.分别简述RVD和GILD的原理,它们的优缺点及应用方向。
快速气相掺杂(RVD,RapidVapor-phaseDoping)利用快速热处理过程(RTP)将处在掺杂剂气氛中的硅片快速均匀地加热至所需要的温度,同时掺杂剂发生反应产生杂质原子,杂质原子直接从气态转变为被硅表面吸附的固态,然后进行固相扩散,完成掺杂目的。
同普通扩散炉中的掺杂不同,快速气相掺杂在硅片表面上并未形成含有杂质的玻璃层;同离子注入相比(特别是在浅结的应用上),RVD技术的潜在优势是:它并不受注入所带来的一些效应的影响;对于选择扩散来说,采用快速气相掺杂工艺仍需要掩膜。另外,快速气相掺杂仍然要在较高的温度下完成。杂质分布是非理想的指数形式,类似固态扩散,其峰值处于表面处。
气体浸没激光掺杂(GILD:GasImmersionLaserDoping)用准分子激光器(308nm)产生高能量密度
(0.5—2.0J/cm2)的短脉冲(20-100ns)激光,照射处于气态源中的硅表面;硅表面因吸收能量而变为液体层;同时
层内。
不会发生2.
(1).
(2).
(3).
(4).
操作上要十分小心。
3.
化阻滞扩散的机理。
①交换式:两相邻原子由于有足够高的能量,互相交换位置。
②空位式:由于有晶格空位,相邻原子能移动过来。
③填隙式:在空隙中的原子挤开晶格原子后占据其位,被挤出的原子再去挤出其他原子。
④在空隙中的原子在晶体的原子间隙中快速移动一段距离后,最终或占据空位,或挤出晶格上原子占据其位
以上几种形式主要分成两大类:①替位式扩散;②填隙式扩散。
半导体工艺及芯片制造技术问题答案(全).
常用术语翻译
active region 有源区
2.active component有源器件
3.Anneal退火
4.atmospheric pressure CVD (APCVD) 常压化学气相淀积
5.BEOL(生产线)后端工序
6.BiCMOS双极CMOS
7.bonding wire 焊线,引线
8.BPSG 硼磷硅玻璃
9.channel length沟道长度
10.chemical vapor deposition (CVD) 化学气相淀积
11.chemical mechanical planarization (CMP)化学机械平坦化
12.damascene 大马士革工艺
13.deposition淀积
14.diffusion 扩散
15.dopant concentration掺杂浓度
16.dry oxidation 干法氧化
17.epitaxial layer 外延层
18.etch rate 刻蚀速率
19.fabrication制造
20.gate oxide 栅氧化硅
21.IC reliability 集成电路可靠性
22.interlayer dielectric 层间介质(ILD)
23.ion implanter 离子注入机
24.magnetron sputtering 磁控溅射
25.metalorganic CVD(MOCVD)金属有机化学气相淀积
26.pc board 印刷电路板
27.plasma enhanced CVD(PECVD) 等离子体增强CVD
28.polish 抛光
第四章 离子注入
4.2.1 纵向分布
一、注入离子在无定形靶内的纵向浓度分布 一级近似下,无定形靶内的纵向浓度分布可用高斯函数表示:
2 1x R p x N n exp m ax R 2 p
n(x):距离靶表面为x处的离子浓度(离子数/cm3)
S E S E n e dx
10
4.1.1 核阻止本领
一、核阻止本领 可理解为能量为E的一个注入离子,在单位密度靶内运动 单位长度时,损失给靶原子核的能量。 把注入离子和靶原子看成是两个不带电的硬球,半径分别 为R1和R2。 碰撞前:R1, M1, Vl,E0(动能) R2, M2 碰撞后:R1, M1, Ul,E1 ,1 (散射角) R2, M2, U2,E2 , 2 两球之间的碰撞距离用碰撞参数p(指运动球经过静止球附近而 不被散射情况下,两球之间的最近距离)表示,只有在 p≤(R1+R2)时才能发生碰撞和能量的转移。
28
B,P,As在无定 型硅和热氧化SiO2中的 投影射程和能量的关系 如右图所示。 由图可知,在能量 一定的情况下,轻离子 比重离子的射程要深。
29
投影射程的标准偏差ΔRp与能量关系的计算值如下图所示
30
4.2.2 横向分布
横向效应:注入离子在垂直入射方向的平面内的分布情况。
离子束沿x方向入射,注入离子的空间分布函数f(x,y,z):
半导体工艺《半导体制造技术》答案
2013 年 5 月 8 日
2012-2013 集成电路工艺 作业参考答案 第一章作业 1、什么叫集成电路?写出 IC 制造的5个步骤。 集成电路:电阻、电容、二极管、晶体管等多个元器件制作在一个芯片上,并具有一定功能 的电路。 集成电路制造 5 步骤:硅片准备、硅片制造、硅片测试和拣选、装配和封装、终测。 2、列举集成电路的三个发展趋势及其实现手段。什么是摩尔定律? 三个发展趋势和实现手段:芯片性能不断提高(实现手段:按比例缩小、新材料) 、芯片可 靠性不断提高(实现手段:设计优化、严格控制污染) 、芯片成本不断降低(实现手段:按 比例缩小、增加硅片直径) 。 摩尔定律:IC 的集成度将每一年半翻一番。 3、什么是特征尺寸?目前最先进的量产集成电路特征尺寸是多少? 特征尺寸:芯片上的最小物理尺寸,是衡量工艺难度的标志,代表集成电路的工艺水平。 22nm(Intel) 。 4、请描述多晶和单晶 多晶:由大小不等的晶粒组成,而晶粒由晶胞在三维空间整齐重复排列构成,这样的结构叫 做多晶。多晶的原子排列短程有序长程无序。 单晶:晶胞在三维空间整齐重复排列,这样的结构叫做单晶。单晶的原子排列长程有序。 第二章作业 1. 栅氧化层是用干法氧化还是湿法氧化生成? 干法氧化 2. LOCOS 场氧化层是由干法氧化-湿法氧化-干法掺氯氧化三步生成。解释每一步的作用。 干法氧化:形成表面层,干法氧化层致密起钝化保护作用 湿法氧化:形成主体,湿法氧化速度快在较短时间内形成所需要的热氧化层厚度 干法掺氯氧化:形成与硅衬底的界面层,干法氧化层致密、掺氯氧化减少界面电荷 3. 列出热生长氧化层在 IC 制造中的 6 种用途。 形成电介质层(栅氧) 、器件隔离(场氧) 、保护硅片表面(保护层) 、屏蔽掺杂(注入阻挡 层) 、释放应力(垫氧层) 、减小离子注入损伤及沟道效应(注入缓冲层) 第三章作业 1. 请解释 LPCVD 中采用低压的好处和原理。 好处:膜致密、颗粒少 ;硅片可密集摆放;台阶覆盖较好(主要决定于反应气体) 。 原理:低压下边界层分子密度低,扩散输运快,工作在表面反应限制下。反应物到达硅片表 面后经扩散才发生化学反应,因此膜致密、颗粒少、台阶覆盖较好。沉积速度与输运关系不 大,因此硅片可密集摆放。 2. 请解释 APCVD 沉积 SiO2 时掺 P 和掺 B 的作用。 掺 P:吸附可动离子电荷改善器件界面、降低玻璃的软化点温度易于平坦化 掺 B:进一步降低回流温度和平坦化对磷含量要求 3. 采用哪种供 Si 反应气体进行 LPCVD 得到的 SiO2 具有良好的台阶覆盖和间隙填充能力? 正硅酸乙酯(TEOS) 4. 请解释钝化层使用氮化硅和 PECVD 工艺的原因。 氮化硅致密,作为钝化层可防止水汽和污染物进入器件内部 使用 PECVD 是因为钝化层在金属化之后制造,要求工艺温度低于金属熔点 第四章作业 1. 列出并解释溅射过程的 6 个步骤,并写出溅射的 3 个优点。
半导体工艺《半导体制造技术》答案
2013 年 5 月 8 日
2012-2013 集成电路工艺 作业参考答案 第一章作业 1、什么叫集成电路?写出 IC 制造的5个步骤。 集成电路:电阻、电容、二极管、晶体管等多个元器件制作在一个芯片上,并具有一定功能 的电路。 集成电路制造 5 步骤:硅片准备、硅片制造、硅片测试和拣选、装配和封装、终测。 2、列举集成电路的三个发展趋势及其实现手段。什么是摩尔定律? 三个发展趋势和实现手段:芯片性能不断提高(实现手段:按比例缩小、新材料) 、芯片可 靠性不断提高(实现手段:设计优化、严格控制污染) 、芯片成本不断降低(实现手段:按 比例缩小、增加硅片直径) 。 摩尔定律:IC 的集成度将每一年半翻一番。 3、什么是特征尺寸?目前最先进的量产集成电路特征尺寸是多少? 特征尺寸:芯片上的最小物理尺寸,是衡量工艺难度的标志,代表集成电路的工艺水平。 22nm(Intel) 。 4、请描述多晶和单晶 多晶:由大小不等的晶粒组成,而晶粒由晶胞在三维空间整齐重复排列构成,这样的结构叫 做多晶。多晶的原子排列短程有序长程无序。 单晶:晶胞在三维空间整齐重复排列,这样的结构叫做单晶。单晶的原子排列长程有序。 第二章作业 1. 栅氧化层是用干法氧化还是湿法氧化生成? 干法氧化 2. LOCOS 场氧化层是由干法氧化-湿法氧化-干法掺氯氧化三步生成。解释每一步的作用。 干法氧化:形成表面层,干法氧化层致密起钝化保护作用 湿法氧化:形成主体,湿法氧化速度快在较短时间内形成所需要的热氧化层厚度 干法掺氯氧化:形成与硅衬底的界面层,干法氧化层致密、掺氯氧化减少界面电荷 3. 列出热生长氧化层在 IC 制造中的 6 种用途。 形成电介质层(栅氧) 、器件隔离(场氧) 、保护硅片表面(保护层) 、屏蔽掺杂(注入阻挡 层) 、释放应力(垫氧层) 、减小离子注入损伤及沟道效应(注入缓冲层) 第三章作业 1. 请解释 LPCVD 中采用低压的好处和原理。 好处:膜致密、颗粒少 ;硅片可密集摆放;台阶覆盖较好(主要决定于反应气体) 。 原理:低压下边界层分子密度低,扩散输运快,工作在表面反应限制下。反应物到达硅片表 面后经扩散才发生化学反应,因此膜致密、颗粒少、台阶覆盖较好。沉积速度与输运关系不 大,因此硅片可密集摆放。 2. 请解释 APCVD 沉积 SiO2 时掺 P 和掺 B 的作用。 掺 P:吸附可动离子电荷改善器件界面、降低玻璃的软化点温度易于平坦化 掺 B:进一步降低回流温度和平坦化对磷含量要求 3. 采用哪种供 Si 反应气体进行 LPCVD 得到的 SiO2 具有良好的台阶覆盖和间隙填充能力? 正硅酸乙酯(TEOS) 4. 请解释钝化层使用氮化硅和 PECVD 工艺的原因。 氮化硅致密,作为钝化层可防止水汽和污染物进入器件内部 使用 PECVD 是因为钝化层在金属化之后制造,要求工艺温度低于金属熔点 第四章作业 1. 列出并解释溅射过程的 6 个步骤,并写出溅射的 3 个优点。
半导体制造技术 习题4-7章
4-5章
1.为什么集成电路芯片制造需要用单晶硅材料?
因为非晶态和多晶态,从晶粒边界散射的电子会会严重影响PN节的特性。
2.在一个立方体上画出<100>和<111>平面。
3.在集成电路工业中,硅晶圆比其他半导体晶圆普遍使用的原因是什么?
1.硅是地球上最丰富的元素之一
2.硅晶圆能够再热氧化的过程中生长一层二氧化硅
3.硅材料具有较大的能隙,所以能承受较高的工作温度和较大的杂质掺杂范围
4.哪种化学药品用于将MGS纯化成EGS?说明其安全性与危险性。
HCL和氢气
5. CZ法提拉单晶的工艺流程是什么?为什么CZ法提拉的晶圆比悬浮区熔法提拉的单晶有较高的氧浓度?
1.将高纯度的电子级硅材料放入缓慢转动的石英坩埚中在1415C熔化(硅的熔点是1414C)
2.将一个安装在慢速转动夹具上的单晶硅籽晶棒缓慢降低高度,溶解在熔融硅中
3.将单晶硅籽晶缓慢拉出就可以把熔融的硅拉出来,使其沿着籽晶的晶体方向凝固。
CZ法提拉的单晶硅棒总是有微量的氧和碳杂质,这是由于坩埚本身的材料引起的。
而悬浮区熔法处理的时候不接触坩埚。
6.说明外延工艺的目的。
外延层能够在低阻衬底上形成一个高阻层,这样可以提高双载流子晶体管bipolar transistor的性能
外延层也可以增强动态随机存储DRAM和互补金属氧化物半导体CMOS的性能。
双载流子晶体管需要外延层在硅的深部形成重掺杂深埋层。
外延层能够提供与衬底晶圆不同的物理特性。
7.什么是自掺杂效应?如何避免?
8.列出三种外延硅的原材料。
SIH4
SIH2CL2
半导体制造技术--离子注入工艺
半导体制造技术–离子注入工艺
1. 简介
离子注入是一种常用的半导体制造技术,它通过将高能离子注入到半导体材料中,改变材料的物理和电学特性。离子注入工艺在集成电路制造、光电技术和材料研究等领域具有重要应用。
2. 工艺过程
离子注入工艺通常包括以下几个步骤:
2.1 基片准备
首先,需要对半导体基片进行准备。这包括将基片清洗干净,并去除表面的杂质和氧化层。基片的表面质量对离子注入的效果有很大影响,因此基片准备是非常关键的一步。
2.2 掩膜制备
接下来,需要对基片进行掩膜制备。掩膜是一层覆盖在基片表面的保护层,用于选择性地控制离子注入的位置和深度。常用的掩膜材料包括光刻胶、金属掩膜和二氧化硅等。掩膜的制备需要结合光刻技术和蚀刻工艺。
2.3 离子注入
离子注入是离子注入工艺的核心步骤。在离子注入过程中,会使用离子加速器将高能离子注入到基片中。离子加速器通过电场加速离子,并通过磁场进行离子束的聚焦。离子注入的能量和剂量可以通过调整加速电压和注入时间等参数来控制。
2.4 后处理
注入完成后,需要进行后处理步骤。后处理通常包括退火、清洗和测量等。退火可以恢复晶格的完整性和排除晶格缺陷,以提高器件的性能和可靠性。清洗过程用于去除残留的掩膜和杂质。测量步骤则用于检验注入效果和性能。
3. 应用领域
离子注入工艺在半导体制造和研发中具有广泛的应用。以下是离子注入工艺在不同领域的主要应用:
3.1 VLSI集成电路制造
离子注入在VLSI(超大规模集成电路)的制造过程中起着至关重要的作用。通
过注入不同类型的离子,可以改变材料的导电性能,实现不同功能的晶体管和电路元器件。
半导体制造技术考试答案(考试必看
1、问答题热退火用于消除离子注入造成的损伤,温度要低于杂质热扩散的温度,然而,杂质纵向分布仍会出现高斯展宽与拖尾现象,解释其原因。
2、问答题什么是扩散效应?什么是自掺杂效应?这两个效应使得衬底/外延界面杂质分布有怎样的变化?
3、问答题说明SiO2的结构和性质,并简述结晶型SiO2和无定形SiO2的区别。
4、问答题从寄生电阻和电容、电迁移两方面说明后道工艺中(Back-End-Of-Line,BEOL)采用铜(Cu)互连和低介电常数(low-k)材料的必要性。
5、问答题写出菲克第一定律和第二定律的表达式,并解释其含义。
6、问答题说明影响氧化速率的因素。
7、问答题CVD淀积过程中两个主要的限制步骤是什么?它们分别在什么情况下会支配整个淀积速率?
8、问答题假设进行一次受固溶度限制的预淀积扩散,从掺杂玻璃源引入的杂质总剂量为Qcm-2。
9、问答题什么是溅射产额,其影响因素有哪些?简述这些因素对溅射产额产生的影响。
10、问答题
以P2O2为例说明SiO2的掩蔽过程。
11、问答题简述杂质在SiO2的存在形式及如何调节SiO2的物理性质。
12、问答题什么是离子注入的横向效应?同等能量注入时,As和B哪种横向效应更大?为什么?
13、问答题简述BOE(或BHF)刻蚀SiO2的原理。
14、问答题简述在热氧化过程中杂质再分布的四种可能情况。
15、问答题下图为直流等离子放电的I-V曲线,请分别写出a-g 各段的名称。可用作半导体制造工艺中离子轰击的是其中哪一段?试解释其工作原理。
16、问答题简述电子束光刻的光栅扫描方法和矢量扫描方法有何区别。
半导体芯片制造工:半导体制造技术考试答案.doc
半导体芯片制造工:半导体制造技术考试答案
考试时间:120分钟 考试总分:100分
遵守考场纪律,维护知识尊严,杜绝违纪行为,确保考试结果公正。 1、问答题
热退火用于消除离子注入造成的损伤,温度要低于杂质热扩散的温度,然而,杂质纵向分布仍会出现高斯展宽与拖尾现象,解释其原因。 本题答案: 2、问答题
什么是扩散效应?什么是自掺杂效应?这两个效应使得衬底/外延界面杂质分布有怎样的变化? 本题答案: 3、问答题
说明SiO2的结构和性质,并简述结晶型SiO2和无定形SiO2的区别。 本题答案: 4、问答题
从寄生电阻和电容、电迁移两方面说明后道工艺中(Back-End-Of-Line ,BEOL )采用铜(Cu )互连和低介电常数(low-k )材料的必要性。 本题答案: 5、问答题
写出菲克第一定律和第二定律的表达式,并解释其含义。 本题答案: 6、问答题
说明影响氧化速率的因素。 本题答案:
姓名:________________ 班级:________________ 学号:________________
--------------------密----------------------------------封 ----------------------------------------------线----------------------
7、问答题
CVD淀积过程中两个主要的限制步骤是什么?它们分别在什么情况下会支配整个淀积速率?
本题答案:
8、问答题
假设进行一次受固溶度限制的预淀积扩散,从掺杂玻璃源引入的杂质总剂量为Qcm-2。
半导体工艺及芯片制造技术问题答案(全).
常用术语翻译
active region 有源区
2.active component有源器件
3.Anneal退火
4.atmospheric pressure CVD (APCVD) 常压化学气相淀积
5.BEOL(生产线)后端工序
6.BiCMOS双极CMOS
7.bonding wire 焊线,引线
8.BPSG 硼磷硅玻璃
9.channel length沟道长度
10.chemical vapor deposition (CVD) 化学气相淀积
11.chemical mechanical planarization (CMP)化学机械平坦化
12.damascene 大马士革工艺
13.deposition淀积
14.diffusion 扩散
15.dopant concentration掺杂浓度
16.dry oxidation 干法氧化
17.epitaxial layer 外延层
18.etch rate 刻蚀速率
19.fabrication制造
20.gate oxide 栅氧化硅
21.IC reliability 集成电路可靠性
22.interlayer dielectric 层间介质(ILD)
23.ion implanter 离子注入机
24.magnetron sputtering 磁控溅射
25.metalorganic CVD(MOCVD)金属有机化学气相淀积
26.pc board 印刷电路板
27.plasma enhanced CVD(PECVD) 等离子体增强CVD
28.polish 抛光
第四章+离子注入72
第四章 离子注入
⑤不受固溶度限制:各种元素均可掺杂,灵活,高浓度。 ⑥注入深度随离子能量增加而增加:通过控制能量剂量, 得到各种形式的分布。特适合浅结及突变型分布。 ⑦适合化合物掺杂:高温组分变化。 (诸多优点,使离子注入成为IC工艺的主要掺杂技术) • 缺点: ①损伤(缺陷)较多:必须退火,晶格畸变。 ②成本高。
4.1 核碰撞和电子碰撞
• 一级近似的Sn0与Se(E)的比较
4.1 核碰撞和电子碰撞
• 射程R的粗略估算 ①注入离子初始能量E0>>Ene: Se(E)为主,则 R≈k1E01/2 k1=2/ke ②注入离子初始能量E0 << Ene: Sn(E)为主,且假设 Sn(E)= Sn0,则 R≈k2E0
– Low contact resistance
– Minimal impact on channel profile – Compatible with polysilicon gate
阻止机制
• 典型离子能量E0 :5~500keV • 离子注入衬底,与晶格原子碰撞,逐渐损失其能量,最后 停止下来 • 两种阻止机制:核碰撞和电子碰撞
4.2 注入离子分布
1.总射程R • 定义:注入离子在靶内走过的路径之和。 • R与E关系:能量总损失率,
dE dE dR dR
n
0
半导体工艺及芯片制造技术问题答案(全).
常用术语翻译
active region 有源区
2.active component有源器件
3.Anneal退火
4.atmospheric pressure CVD (APCVD) 常压化学气相淀积
5.BEOL(生产线)后端工序
6.BiCMOS双极CMOS
7.bonding wire 焊线,引线
8.BPSG 硼磷硅玻璃
9.channel length沟道长度
10.chemical vapor deposition (CVD) 化学气相淀积
11.chemical mechanical planarization (CMP)化学机械平坦化
12.damascene 大马士革工艺
13.deposition淀积
14.diffusion 扩散
15.dopant concentration掺杂浓度
16.dry oxidation 干法氧化
17.epitaxial layer 外延层
18.etch rate 刻蚀速率
19.fabrication制造
20.gate oxide 栅氧化硅
21.IC reliability 集成电路可靠性
22.interlayer dielectric 层间介质(ILD)
23.ion implanter 离子注入机
24.magnetron sputtering 磁控溅射
25.metalorganic CVD(MOCVD)金属有机化学气相淀积
26.pc board 印刷电路板
27.plasma enhanced CVD(PECVD) 等离子体增强CVD
28.polish 抛光
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第四章 离子注入与快速热处理
1.下图为一个典型的离子注入系统。
(1)给出1-6数字标识部分的名称,简述其作用。
(2)阐述部件2的工作原理。
答:(1)1:离子源,用于产生注入用的离子;
2:分析磁块,用于将分选所需的离子;
3:加速器,使离子获得所需能量;
4:中性束闸与中性束阱,使中性原子束因直线前进不能达到靶室; 5:X & Y 扫描板,使离子在整个靶片上均匀注入;
6:法拉第杯,收集束流测量注入剂量。
(2)由离子源引出的离子流含有各种成分,其中大多数是电离的,离子束进入一个低压腔体内,该腔体内的磁场方向垂直于离子束的速度方向,利用磁场对荷质比不同的离子产生的偏转作用大小不同,偏转半径由公式:
决定。最后在特定半径位置采用一个狭缝,可以将所需的离子分离出来。
2.离子在靶内运动时,损失能量可分为核阻滞和电子阻滞,解释什么是核阻滞、电子阻滞?两种阻滞本领与注入离子能量具体有何关系?
答:核阻滞即核碰撞,是注入离子与靶原子核之间的相互碰撞。因两者质量是同一数量级,一次碰撞可以损失很多能量,且可能发生大角度散射,使靶原子核离开原来的晶格位置,留下空位,形成缺陷。
电子阻滞即电子碰撞,是注入离子与靶内自由电子以及束缚电子之间的相互碰撞。因离子质量比电子质量大很多,每次碰撞损失的能量很少,且都是小角度散射,且方向随机,故经多次散射,离子运动方向基本不变。
在一级近似下,核阻滞本领与能量无关;电子阻滞本领与能量的平方根成正比。 1 2 3 4 5
6
3.什么是离子注入横向效应?同等能量注入时,As和B哪种横向效应更大?为什么?
答:离子注入的横向效应是指,注入过程中,除了垂直方向外,离子还向横向掩膜下部分进行移动,导致实际注入区域大于掩膜窗口的效应。
B的横向效应更大,因为在能量一定的情况下,轻离子比重离子的射程要深且标准差更大。
4.热退火用于消除离子注入造成的损伤,温度要低于杂质热扩散的温度,然而,杂质纵向分布仍会出现高斯展宽与拖尾现象,解释其原因。
答:离子注入后会对晶格造成简单晶格损伤和非晶层形成;损伤晶体空位密度要大于非损伤晶体,且存在大量间隙原子核其他缺陷,使扩散系数增大,扩散效应增强;故虽然热退火温度低于热扩散温度,但杂质的扩散也是非常明显的,出现高斯展宽与拖尾现象。
5.什么是离子注入中常发生的沟道效应(Channeling)和临界角?怎样避免沟道效应?
答:沟道效应,即当离子入射方向平行于主晶轴时,将很少受到核碰撞,离子将沿沟道运动,注入深度很深。由于沟道效应,使注入离子浓度的分布产生很长的拖尾;对于轻原子注入到重原子靶内是,拖尾效应尤其明显。
临界角是用来衡量注入是否会发生沟道效应的一个阈值量,当离子的速度矢量与主要晶轴方向的夹角比临界角大得多的时候,则很少发生沟道效应。临界角可用下式表示:
6.什么是固相外延(SPE)及固相外延中存在的问题?
答:固相外延是指半导体单晶上的非晶层在低于该材料的熔点或共晶点温度下外延再结晶的过程。热退火的过程就是一个固相外延的过程。
高剂量注入会导致稳定的位错环,非晶区在经过热退火固相外延后,位错环的最大浓度会位于非晶和晶体硅的界面处,这样的界面缺陷称为射程末端缺陷。若位错环位于PN结耗尽区附近,会产生大的漏电流,位错环与金属杂质结合时更严重。因此,选择的退火过程应当能够产生足够的杂质扩散,使位错环处于高掺杂区,同时又被阻挡在器件工作时的耗尽区之外。
7.离子注入在半导体工艺中有哪些常见应用?
答:阱注入、VT调整注入,轻掺杂漏极(LDD),源漏离子注入,形成SOI结构。
8.简述RTP设备的工作原理,相对于传统高温炉管它有什么优势?
答:RTP设备是利用加热灯管通过热辐射的方式选择性加热硅片,使得硅片在极短的时间内达到目标温度并稳定维持一段时间。相对于传统高温炉管,RTP设备热处理时间短,热预算小,冷壁工艺减少硅片污染。
9.简述RTP在集成电路制造中的常见应用。
答:RTP常用于退火后损失修复、杂质的快速热激活、介质的快速热加工、硅化物和接触的形成等。
10.采用无定形掩膜的情况下进行注入,若掩膜/衬底界面的杂质浓度减少至峰值
浓度的1/10000,掩蔽膜的厚度应为多少?用注入杂质分布的射程和标准偏差写出表达式。
答:
因此
11.相较扩散掺杂,离子注入有哪些优缺点?
答:优点:掺杂均匀性好,工艺温度低,可精确控制杂质含量,可注入元素种类多,横向扩散比纵向扩散小得多,注入的离子能穿过薄膜,无固溶度极限。
缺点:入射离子对半导体晶格有损伤,很浅很深的注入分布难以实现,对高剂量注入产率有限,离子注入设备昂贵。
12.简述硼和磷的退火特性。
答:(1)对于高剂量的退火,可把退火温度分为三个区域:
在区域Ⅰ中,随退火温度上升,点缺陷的移动能力增强,因此间隙硼和硅原子与空位的复合几率增加,使点缺陷消失,替位硼的浓度上升,电激活比例增加,自由载流子密度增大;当退火温度在的范围内,点缺陷通过重新组合或结团,降低其能量。因为硼原子非常小,和缺陷团有很强的作用,很容易迁移或被结合到缺陷团中,处于非激活位置因而出现随温度升高而替位硼的浓度下降的现象,也就是自由载流子浓度随温度上升而下降的现象(逆退火特性)。
在区域Ⅲ中,硼的替位浓度以接近于5eV的激活能随温度上升而增加,这个激活能与升温时Si自身空位的产生和移动的能量一致。产生的空位向间隙硼处运动,因而间隙硼就可以进入空位而处于替位位置,硼的电激活比例也随温度上升而增加。
图 1 硼退图2 磷退火特性
火特性
(2)磷退火特性如图所示
图中虚线所表示的是损伤区还没有变为非晶层时的退火性质,实线则表示非晶层的退火特性。对于和时所形成的非晶层,退火温度在左右,低于剂量为左右没有形成非晶层的退火温度,这是因为两种情况的退火机理不同。
非晶层的退火效应是与固相外延再生长过程相联系的,在再生长过程中,V族原子实际上与硅原子是难以区分的,被注入V族原子P在再结晶过程中与硅原子一样,同时被结合到晶格位置上。