电源完整性分析-网际星空

本文始於2010年初，2011年開放閱覽，將說明PI不是只看Resonance、Target Impedance來下de-coupling cap.，或看IR drop而已，應先避免電源\地平面不當分割，再下電容加強改善Target Impedance，才是較好的設計方式。另外還以實例說明做PI模擬時，電容模型輸入正確寄生電感值的重要性，以及分地與合地設計時，近場的差異。

1.Verification of board import

1.1 check stack-up

1.2 check net

1.3 check circuit element

2.Resonant mode analysis

2.1 未修改前，原分地、分power

2.2 部分power plane合併(已合地)

2.3 加de-coupling電容(已合地、合power)

3.Target Impedance

3.1 VDD3.3V for general IO

3.2 RF_VDD33

4.Voltage Drop (IR drop)

4.1 Generate sources and sinks

4.2 Meshing

4.3 Plotting and analyzing results

4.3.1. 原分地、分電源

4.3.2. 合地、合電源後

5.案例分析-- DCDC noise couple

5.1 模擬方法描述

5.2 模擬結果

5.2.1 電流分佈密度

5.2.2 近場強度分佈

6.問題與討論

6.1 為何在數MHz低頻存在resonant頻點?

6.2 Resonant 要壓到什麼程度才夠?

6.3 Target Impedance要壓到什麼程度才夠?

6.4 為何可以用電流密度來解釋合地後noise改善的現象?

6.5 如何解釋合地後RF_VDD33的Target Impedance大幅改善的現象?

7.補充資料

7.1 Compare an microstrip line with different imperfect ground

planes

1.Verification of board import

1.1 check stack-up (確認堆疊的設定)

SIwave v4.0以後的版本，stack-up setting可以存成.stk匯出或匯入。

至於堆疊如何設定可參考此

1.2 check net

Display "Nets tab" by View\Workspaces\Nets, then select some

power/ground net to highlight and check them

原分地、分電源的狀況：電源-- RF_VDD33、VDD33、DVDD33

VDD1.8、VDDQ=1.8V

地-- GND

RF_GND

合地、部分電源整合後的狀態：電源-- RF_VDD33、VDD33(VDD33與DVDD33合併)

VDD1.8、VDDQ=1.8V

地-- GND (所有地都合併)

1.3 check circuit element (看import了哪些電容與電感about PI issue)

方法一：第一次在SIwave匯入.asc後，會在"Message Window"看到總共匯入多少RLC數目

方法二：在.siw中，從"Component Window"的RLC個別項目展開，查看"Local"目錄。

如果發現某些元件無法匯入，請參考此

方法三：Edit \ Circuit Element Parameters

2.Resonant mode analysis (plane分割的諧振狀態，IC擺放位置的諧振頻點) 2.1 未修改前，原分地、分power

不論分地或合地的情況，原始檔案從1M~17MHz就有50個諧振頻點，更別說到1GHz

有上千個諧振頻點了。

主因是power plane是破碎的，且沒有擺放足夠的de-coupling capacitor to suppress resonance

以下8張圖雖然只看1MHz~16MHz，但產生諧振頻點的位置，已經涵蓋了各路power domain。目前沒有看到諧振的位置，更高頻段可能還是存在諧振點，只是諧振點實在太多了，先看20MHz以下的。

挑幾個位置下de-coupling capacitor，以抑制2.13M、2.24MHz、3.51M、11.07MHz、12.8MHz、13.7MHz諧振

分析至此發現，若不把電源與地適度合併，只靠加de-coupling capacitor要解諧振問題，幾乎不可能。因為有些地方根本放不下電容，尤其在BGA正下方區域，整個連接非常破碎。

減少諧振的首要原則是，減少不必要的分地或分power，再來才是下電容。

2.2 把VDD33、DVDD3區域合併，重新跑一次諧振模擬(已合地)

在下列圈起處，多放32顆0.1uF

2.3 加de-coupling電容(已合地、合power)

1M~1GHz之間，區域諧振頻點變少了，只剩下高頻的幾個頻點(351M、492M、543M、565M)有大區域的諧振。

在下列圈起處，再多放16顆1nF，則520MHz以下諧振頻點都受到控制了。至此，已經多加了48顆電容，老闆要砍人了@@

3.Target Impedance

做PI模擬時，請善用(必須用)Edit \ Pin Group (by SIwave v3.5)功能

Tools \ Pin Group Manager (by SIwave v4.0)

與