IC工艺_0_1

合集下载

集成电路制造工艺

Here we can see the loading of 300mm wafers onto the Paddle.
12 英寸氧化扩散炉装片工序
12英寸氧化扩散炉取片工序（已生长 Si3N4）
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
非线性集成电路：如振荡器、定时器等电路。
数模混合集成电路(Digital - Analog IC) ：例如数模(D/A)转换器和模数(A/D)转换器等。
按应用领域分类
标准通用集成电路
通用集成电路是指不同厂家都在同时生产的用量极大
的标准系列产品。这类产品往往集成度不高，然而社会需求量大，通用性强。专用集成电路根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC（Application Specific Integrated Circuit)，其特点是集成度较高功能较多，功耗较小，封装形式多样。
• 现已进入到：
– VLSI – ULSI – GSI
小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI) 超大规模集成电路(Very Large Scale IC，VLSI) 特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI） VLSI使用最频繁，其含义往往包括了ULSI和GSI。中文中把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。

IC制程简介课程-1

IC的晶圆制造环境简介IC的晶圆制造环境简介-洁净室的晶圆制造环境简介
由于半导体工业所制作的集成电路组件之之尺寸愈来愈小，在一块小小的芯片上，集成了许许多多的组件；因此在制作的过程中就必须防止外界杂质污染芯片，造成性能的劣化及产品良率和可靠度的降低。这些污染源包括了尘埃、重金属、有机物及制程技术人员的体液分泌等。所以制作集成电路必须在很干净的环境下进行，尽量将污染源和芯片隔离，这环境我们即称之为洁净室。
IC基本模块制程技术IC基本模块制程技术-清洗技术基本模块制程技术
由于IC内各组件及联机相当微细，因此制造过程中，如果遭到尘粒、金属的污染，很容易造成芯片内电路功能的损坏，导致IC电路的失效；我们除了要排除外界的污染源外，许多的IC制造步骤前后均需要进行湿式清洗工作。湿式清洗工作乃是在不破坏晶圆表面特性的前提下，有效的使用化学溶液清除残留在晶圆上之微尘、金属离子及有机物之杂质。
护层沉积
离子植入/ 离子植入/扩散光阻去除 WAT测试 WAT测试
封装
打线
切割
芯片针测 IC测试
IC测试厂 IC测试厂
Burn in
IC封装厂 IC封装厂
客户
IC 制造之流程图
芯片Wafer
薄膜形成 Thin Film Deposition
杂质渗入 Dopant Diffusion/ Implantation
IC晶圆制造八大原材料简介 IC晶圆制造八大原材料简介
Quartz (石英材料) (石英材料) 石英材料 Thermocouple…. Tube, Boat, Thermocouple . (设备零配件设备零配件) Parts (设备零配件) (消耗材料消耗材料) Consumer (消耗材料) 衣物材料:头罩,发罩,口罩,无尘衣,无尘鞋…. 衣物材料:头罩,发罩,口罩,无尘衣,无尘鞋 . 计算机用材料:软盘,磁带,碳粉夹…. 计算机用材料:软盘,磁带,碳粉夹 . 清洁用材料:擦拭布,擦拭纸…. 清洁用材料:擦拭布,擦拭纸 . 传送用材料: Box…. 传送用材料:Wafer Carrier Cassette, Wafer Box . 安全用材料:安全帽,防毒口罩,防酸手套…. 安全用材料:安全帽,防毒口罩,防酸手套 . 其他耗材

模拟IC设计知识分享(1)

模拟IC设计知识分享(1)最近刚好要考AAIC了，于是就想着怎么把考试的知识点总结起来分成章节。

本来想画成思维导图，但一是很多公式很多图，二是知识点间相互都有联系，也着实不太好具象化。

模拟电路就是折中的艺术，硬要画成放射状也是有点难为我了。

不如就写成文章，不仅能帮助我learning by teaching，说不定也能造福点后人。

MOS管作为模拟IC的基础组成部分，掌握MOS的各项特性是重中之重。

但由于MOS管其实是一个特性非常复杂，且无法用一个简单模型做出概括的非线性器件，我们也有必要对其进行一定的简化。

我们首先介绍MOS的基本结构和简化模型。

一、MOS管三维结构MOS管符号[1]典型的NMOS拥有四个端口，分别是栅极(gate)，源极(source)，漏极(drain)和衬底(body/bulk)。

MOS管是一种将电压转化为电流的器件，可以简单理解为一个压控电流源，以栅极和源极间的电压控制流过漏极和源极的电流。

根据各个端口间电压的不同，MOS管还可以分为三个工作区域，分别为截止区(cut-off region)，线性区/三极管区(triode region)和饱和区(saturation region)。

我们可能已经了解MOS管可以用作开关，也可以对信号进行放大。

当MOS管用作开关时，它就工作在线性区；而当用作放大器时，它需要工作在饱和区。

在进一步分析每个工作区域的特性和条件之前，我们首先把这个抽象模型和实际世界的MOS管这一半导体器件对应起来。

NMOS管三维结构[2]上图所示是一个NMOS的结构图。

器件制作在p型衬底(substrate)上，两个n离子掺杂区形成源极和漏极，并通过金属引出。

早期MOS管的栅极由金属层制成(如图，这也是MOSFET名字中第一个M-Metal的由来)，但现今大部分的MOS 管采用多晶硅(poly)来制作栅极，而名字却没有随之修改。

当然多晶硅和金属制作栅极各有利弊，还请详见半导体物理一书。

集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。

特征尺寸：集成电路中半导体器件能够加工的最小尺寸。

Fabless：IC 设计公司，只设计不生产。

SOI：绝缘体上硅。

RTA：快速热退火。

微电子：微型电子电路。

IDM：集成器件制造商。

Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。

LOCOS：局部氧化工艺。

STI：浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。

3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。

主流深亚微米隔离工艺是：STI。

STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。

4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。

集成电路工艺基础_实验指导书

实验指导书教学单位：电子信息学院课程名称：集成电路工艺基础面向专业：电子科学与技术电子科技大学中山学院2013年9月实验指导书实验名称：实验一使用ATHENA软件仿真MOS管工艺学时安排：4学时实验类别：综合性实验要求：必做￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣一、实验目的和任务随着IT产业的迅猛发展，微电子集成电路在通讯、计算机及其他消费类电子产品中的重要地位日益突出，而IC的生产和设计技术水平是决定IC芯片性能的两大要素。

本实验是IC生产中工艺设计的利用计算机辅助仿真的环节，是基于微电子技术应用背景和《集成电路工艺基础》课程设置及其特点而设置的。

其目的在于：通过本实验使学生能基本掌握IC工艺的通用流程，熟悉各单项工艺的基础知识；学习并掌握国际流行的工艺仿真软件A THENA的使用方法，加深对课程知识的认识。

二、实验原理介绍ATHENA是Silvaco公司开发的一种很优秀的半导体工艺模拟软件，最大的特点是可用于任何个人计算机(PC机)。

Silvaco拥有包括芯片厂、晶圆厂、IC设计企业、IC材料业者、ASIC业者、大学和研究中心等在内的庞大的国内外用户群。

许多世界知名Foundry包括台积电、联电、Jazz和X-FAB都和Silvaco 有PDK的合作。

ATHENA是Silvaco TCAD中的工艺仿真组件，除此之外，这些组件还包括交互式工具DeckBuild和Tonyplot，器件仿真工具ATLAS和器件编辑器DevEdit。

三、实验设备介绍1.工作站或微机终端一台2.局域网3.ATHENA仿真软件 1套四、实验内容和步骤1. 仿真流程DeckBuild是一个交互式、图形化的实时运行环境，在工艺和器件仿真中作为仿真平台。

DeckBuild 有仿真输入和编辑的窗口，也有仿真输出和控制的窗口。

实验中所用软件为绿色版，在目录\Silvaco\lib\Deckbuild\3.0.1.R\x86-NT中直接运行Deckbld.exe即可。

IC虚拟制造-1

021920020219200212 3 4 02192002一个暂新的发展阶段若干条集新建或扩建使用集成电路虚拟制造技术对提高集成电路产业的生产水平具有重大意义•02192002超大规模集成电路设计方法学导论杨之廉清华大学出版社2000月第三版学位论文MOS 器件虚拟工艺制造王镇清华大学微电子所2001月0219200202192002集成度的提高器件尺寸不断减小工艺难度越来越大设备投资生产成本越来越高传统的设计→修改设计→的工艺设计方法成本高周期长已不完全满足现实的需要于是基虚拟制造技术应运而生02192002新效应新材料技术与硬实验研究的结合是的途径02192002Virtual Fabricate为工具将电路系统设备仪器材料特性工艺流程及IC 器件结构等模型化开发一系列的计算机辅助设计CAD 软件在计算机上建立一个IC 设计制造的“虚拟实验室”即在计算机上进行软实验虚拟制造完成从设计试制到测试等一系列过程进行工艺设计器件设计直至得到最佳设计方案02192002发展需求特别是在半导体芯片制造生产加工领域的多层次需求广泛地借鉴国外同行业的最新解决方案与实施情况形成了我国自主研发的集成电路虚拟制造系统02192002电路模拟器件器件模拟器件结构ds V ds 器件特性工艺模拟工艺条件模型参数提取完成各种硬件的描述建立正确的仿真模型0219200202192002主要涵盖以下关键技术1实现生产过程的实时控制数据采集及分析综合处理SFC2工艺模拟和器件模拟仿真技术实现低成本的工艺设计与验证34建立02192002术包括工艺模拟器件模拟模拟测试及参数提取算机仿真技术02192002据电路或器件要求完成单步制造工艺规范优化设计对电路中的器件或其他关键部分进行真制造获得虚拟器件和其他关键结构的制造结果对包括器件在内的各种结构进行测试包括结构参数电参数和各种物理参数根据这些虚拟测试参数修改工艺设计直到各项参数符合要求02192002B 通过仿真制造平台上的计算机模拟完集成电路制造工艺整体流程的优化设在确保获得最佳电路性能的前提下精简优化工艺流程减少生产成本C 根据对虚拟器件进行的测试结果提取模型参数用于电路仿真虚拟仿真制造的根本目标是节省新产品开发时间用廉价的软实验取代昂贵的硬实验大幅度地降低实验成本021********192002一工艺模拟的作用在给定的器件结构工艺步骤和工艺参数下求解半导体器件内部设计的重要工具主要模拟氧化扩散外延高温淀积等高温工艺以及离子注入低温淀积光刻和腐蚀等低温工艺02192002工艺模拟关键是杂质分布所以求解杂质流的连续性方程是为杂质量02192002SUPREM, BICEPS, SAMPLE SUPREM 是一维模拟程序SUPREM 是二维模拟SILVACO 公司的工艺模拟器ATHENA 程序核心即是02192002BICEPS:是早期模拟程序1982能够模拟扩散离子注入氧化外延和腐蚀等工艺02192002三工艺模拟的使用N02192002Virtual Fabricate 22图工艺流程模拟02192002SUPREM 的输入文件Title Stanford CMOS :N-Well Regionstart with <100> silicon,p doped to 20 ohm resisyivity 02192002距离µm02192002Virtual Fabricate021920022 02192002一器件模拟的目的半导体器件计算机模拟是在给定的材料成分物理结构和掺杂分布件下通过模拟程序直接求解半导体器件的基本方程得到器件中的静电势电子空穴浓度与空间及时间的关系进而得到一定条件下的器件特性伏安等和参数如开启电压02192002一维器件模拟只分析一维结构如斯坦福大学的SEDAN 西德亚深大学的三维器件模拟三维结构如CADDET MINIMOS PISCES 和FIELDAY如CADDET 连续性方程PISCES 稳态解和瞬态解进行交流小信号分析02192002二基本方程∇ψ202192002三器件模拟程序使用输入器件结构材料成分掺杂分布和外加电压输出稳态解和瞬态解交流小信号分析结果输出图形静电势载流子浓度电场和电流分布输出数据薄层电阻击穿电压等0219200202192002(abs(v.”gate”),abs(I.”drain”)) ) )021920020V 3V Vd 0.1V,曲线T02192002Virtual Fabricate 3402192002Virtual Fabricate 35ABJT B Vce 1.5V 解耦Gummel图02192002302192002一合理选择模拟所用的模型进行模拟仿真必须首先建立相应的数学模型来表述实际的物理模型模型精确度越高模型本身越复杂模型参数就越多分析模拟结果就越可靠但计算工作量就越大反之模型过于简单粗糙分析模拟结果就越不可靠但计算工作量就变小故两者应协调考虑合理选择模型以期得到满意的分析结02192002•bers Moll 模型GP(Gummel 模型40个模型参数二双极性晶体管模型02192002Virtual Fabricate图6 EM 直流模型0219200202192002Virtual Fabricate4102192002Virtual Fabricate双极性晶体管模型参数续02192002模型Shichman 模型40模型二维解析模型模型半经验模型模型62三MOS 02192002Virtual Fabricate图8 MOS1模型0219200202192002U0B 02192002晶体管而开发的模型BSIM1BSIM2 BSIM3考虑了小尺寸MOS 的效应有载流子迁移率与垂直电场关系载流子速度饱和源漏感应引起位垒下降源和漏对耗尽层电荷的共享效应离子注入后的非均匀杂质分布02192002沟道长度调制效应弱反型次开启导电效应参数随几何尺寸的变化02192002三模型参数的提取模拟精度除了取决于模型外还直接依赖于模型参数值的正确与否故真的关键环节021920021模型参数提取策略型参数值0219200202192002先给出一组模型参数初值代入器件模型公式得到一组模拟结果将此结果与测量数据比较如两者不一致就修改参数值直到两者很好地拟合参数提取过程一般是一个非线性拟合的问题常采用的算法有牛顿拉夫森迭代与最小二乘拟合法结合02192002两种提取策略一组不同尺寸器件测量参数适用范围宽例如三个器件组大尺寸提取“迁移率V ”与尺寸无关)提取K 3W ds 与长度无关与宽度有关小尺寸()提取vt0D vt1 D vt2 N 等短沟效应参数与次开启有关的参数off factor02192002前提提取结果要正确首先基本器件尺寸长度和宽度L/ W 要准021920024 02192002一工艺综合系统介绍程系统需要提供给用户的结果是每个工艺步骤的生产条件用户可以正确选择制造器件所需的工艺条件02192002与器件综合类似工艺综合是工艺模拟的反向过程工艺综合的输入参数是工艺流程各模块的目标而输出结果则是工艺流程中不同模块的工艺条件例如输源漏浓度结深输出能量剂量扩散时间温度等等02192002二工艺综合分析原则对所有工艺步骤进行综合输出各步骤对整个工艺流程进行模块划分划分时使各模块间相对独立相互没有影响模拟器功能允许的范围内提供用户自己定义工艺流程自己划分工艺模块的功能减少对前面步骤的影响02192002分主要工艺是12345602192002算法遗传算法RSM02192002N 102192002三集成电路虚拟制造系统主要包括以下关键三个子系统1集成电路计算机辅助制造系统IC CAM 中英文两个版本2集成电路计算机仿真制造3集成电路计整个具有成长性可扩充性形成一个完整的系统而每个子系统也可以根据用户需要单独购置独立安装使用。

IC工艺技术1引言和硅衬底

吸杂 (Gettering)
吸杂－晶体中的杂质和缺陷扩散并被俘获在吸杂中心非本征吸杂：在远离有源区（如背面）引入应变或损伤区本征吸杂：利用硅片体内氧沉淀，点缺陷和残余杂质（如重金属）被俘获和限制在沉淀处，从而降低有源区的浓度。
DZ (Denuded Zone)
抛光片主要技术指标
晶体参数-晶向 (111)/(100)电学参数-掺杂类型／掺杂剂 P/N-电阻率机械参数－直径／厚度 150mm/ 67515um- 平整度/弯曲度／翘曲度
λ2/k
电场
E
λ/k
电流
IDS
λ/k2
门延迟
T
k/ λ2
恒电场和恒电压缩小
参数
变量
恒电场
恒电压
几何尺寸
W, L, tox, xj
1/λ
1/ λ
电压
VDS,VGS
1/λ
1
掺杂浓度
NA, ND
λ
λ2
电场
E
1
λ
电流
IDS
1/ λ
λ
门延迟
T
1/ λ
1/λ2
双极型晶体管的等比例缩小
发射极条宽 k基区掺杂浓度 k1.6集电区掺杂浓度 k2基区宽度 k0.8集电区电流密度 k2门电路延迟时间 k
双极集成电路工艺
埋层扩散
P 衬底
N+ 埋层
双极集成电路工艺
外延
双极集成电路工艺
隔离光刻
P Sub
N- Epi
N+
双极集成电路工艺
隔离扩散
N-Epi
N&
双极集成电路工艺
基区扩散
双极集成电路工艺
发射区扩散
双极集成电路工艺

集成电路的制造工艺流程

IC工艺常用术语
净化级别：Class 1, Class 10, Class 10,000 每立方米空气中含灰尘的个数去离子水氧化扩散注入光刻 …………….
生产工厂简介 PSI
一级净化厂房
Fab Two was completed January 2, 1996 and is a "State of the Art" facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). Since we are not making microprocessors here and we don't want to wear "space suits", we run it as a class 10 fab. Even though it consistently runs well below Class Ten.
• 後段（Back End）构装（Packaging）、测试制程（Initial Test and Final Test）
一、晶圆处理制程

ic 工艺技术

ic 工艺技术IC工艺技术是指集成电路的制造工艺技术，也是电子工业中最核心的技术之一。

IC工艺技术的发展对整个电子行业的发展起到了重要推动作用。

一、IC工艺技术的概念IC，即集成电路，是将大量的电子器件集成在一块半导体芯片上的电子设备。

IC工艺技术是指将各种电子器件遵循特定的规则和流程，通过一系列的制造工艺步骤，在半导体材料上形成各种功能和结构的技术方法。

二、IC工艺技术的重要性IC工艺技术是现代电子产业的基础，对提高电子产品性能、降低成本、促进电子产业进步具有重要意义。

随着科学技术的不断发展和人们对电子产品需求的增加，对集成电路的性能和功能提出了更高的要求，IC工艺技术也在不断进步。

三、IC工艺技术的发展历程IC工艺技术起源于20世纪50年代，最初使用的是晶体管和电阻电容器等器件，制造工艺简单。

到了20世纪60年代，随着研究人员提出集成电路概念，IC工艺技术开始迅速发展，逐渐进入规模化生产阶段。

到了20世纪70年代，出现了大规模集成电路（LSI），IC芯片上集成了成千上万个器件。

到了20世纪80年代，进一步发展出了超大规模集成电路（VLSI），单个芯片上可集成数百万个器件。

到了21世纪，IC工艺技术不断创新，推出了3D堆叠集成电路，使得集成度和性能有了新的突破。

四、IC工艺技术的主要内容IC工艺技术主要包括晶圆制备、沉积、蚀刻、光罩制备、光刻、扩散、离子注入、封装等工艺步骤。

其中，晶圆制备是IC工艺技术的首要步骤，它是指将硅片加工成具有特定表面和特性的晶圆。

沉积是将各种材料薄膜沉积到晶圆表面的工艺。

蚀刻是通过化学或物理方法将多余的材料从晶圆表面去除，形成目标结构。

光罩制备是制作光刻版，用于将图案转移到晶圆上。

光刻是将光刻版上的图案通过紫外线照射到晶圆上，形成目标结构。

扩散是通过加热过程将掺杂物引入晶圆内部，改变其电学特性。

离子注入是通过离子束将离子注入晶圆内部，改变其电学性能。

封装是将芯片封装到外壳内，以保护芯片并提供连接和散热功能。

课程实验六数字IC版图设计

华侨大学电子工程系IC 工艺及版图设计课程实验（六）数字功能模块版图布局设计华侨大学厦门专用集成电路系统重点实验室 -2011-IC 工艺及版图设计课程实验六数字功能模块版图布局设计一、实验目的1.掌握使用 Cadence Virtuoso XL 版图编辑软件进行数字功能模块版图布局设计 2.掌握使用分层次版图设计方法提高设计效率 3.掌握数字逻辑单元版图布局 4.了解使用 Mutipart-Path 绘制 GuardRing二、实验软件：Cadence IC 5141 Virtuoso XL三、实验要求：实验前请做好预习工作，实验后请做好练习，较熟练地使用 PDK 进行版图编辑，并掌握 Calibre 进行 LVS 验证及 Debug 的方法，验证版图设计的正确性。

IC 工艺及版图设计课程实验四教学任务数字功能模块电路版图布局设计专业能力：教学目标 1. 掌握使用分层次设计方法提高版图布局设计效率 2. 掌握数字逻辑电路版图布局 3. 练习使用 Calibre 进行 LVS 验证教学内容重点难点 1. Cadence Virtuoso 进行数字逻辑单元版图设计 2. Calibre 进行 LVS 验证及 Debug 数字功能模块电路版图布局设计及 Calibre LVS 验证数字功能模块电路版图布局设计及 Calibre LVS 验证学时 2华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）1 华侨大学厦门专用集成电路系统重点实验室第一部分实验演示部分在上一次实验中我们已经掌握了数字单元模块电路的布局方法，在本次课程实验中我们将依靠上次课程设计完成的单元模块电路来构成比较复杂的电路：64 分频电路。

通过完成这个分频电路的布局，掌握分层次版图布局设计的方法。

并且在该实验中通过 Calibre 的 LVS 验证工具来验证版图和原理图的一致性。

IC技术发展史

IBM在为NASA开发的360/95系统上使用了一种16位的双极型存储器。 1966 - 第一块双极型的逻辑
摩托罗拉（Motorola）推出了第一块具有3个输入的发射极耦合逻辑（Emitter-Coupled-Logic - ECL）的门集成电路。 1966 - 发明单晶体管动态存储器（DRAM）单元
1959 - 平面技术（Planar technology）问世
Kilby的发明存在严重的缺陷：电路的元件依赖于金丝连接，这种连线上的困难阻碍了该技术用于大规模电路的可能。直到1958年后期仙童（Fairchild）公司瑞士出生的物理学家Jean Hoerni开发出一种在硅上制造PN结的结构，并在结上覆盖了一层薄的硅氧化层作绝缘层，在硅二极管上蚀刻小孔用于连接PN结。Sprague Electric捷克出生的物理学家Kurt Lehovec开发出使用PN结隔离元件的技术，这个问题才得以解决：1959年，也是仙童公司雇员的Robert Noyce产生了组合Hoerni's and Lehovec's工艺并通过在电路上方蒸镀薄金属层连接电路元件来制造集成电路的想法。平面工艺开始了复杂集成电路时代并沿用到今天。
1945 - 三极管（Transistor）发明
1945年，Bell Labs建立了一个研究小组探索半导体替代真空管。该小组由William Shockley领导，成员包括John Bardeen、Walter Brattain等人。1947年Bardeen和Brattain成功使用一个电接触型的“可变电阻”-即今天被称为三极管“Transistor”的器件得到放大倍数为100的放大电路，稍候还演示了振荡器。1948年，Bardeen和Brattain提交了一份专利申请并在1950年被授予 Bell Labs - 这就是美国专利US2,524,035, "Three Electrode Circuit Element Utilizing Semiconductive Materials".

IC工艺和接触氧化工艺在巧克力废水处理中的应用实例

ＡｐｌａｉｎＥｘｍｐｅｆＩｒｃｓｅｎｎａｔｉａｉｎｐｉｔｏａｌｓｏＣＰｏｅｓｓａｄＣｏｔｃｓＯｘｄｔｃｏ
ＰｏｅｓｓｎｔｅＣｈｃｌｔａｔｗａｅｅｔｎｒｃｓｅｉｈｏｏａｅＷｓｅｔｒＴｒａｍｅｔ
ＢＡＩＸｉ一以．ＸＩｎＮＧＳｉ— ｙｎ，ＸＩＯｏ— ｙｏｇＡＧｕａ
（．ｎｉｏｍｅｔｌＩｄｓｒｅｔ１ＥｖｒｎｎａｎｕｔｉｓＬｄ．ｏｅｃｕｎｈｎｈｎ，ｈｎｈｎ５８４Ｃｉａ２．ＺｏｇｅｆＷｉｈａｇＳｅｚｅＳｅｚｅ０９，ｈｎ；１ｈｎｙ
ａａｒｂｃｒａｔｒ — ｃｃｎｅｂｃｒａｔｒ（ｎｅｎｌＣｒｕｔｎａｅＣｐｏｅｓｓ＋ｃｎａｔｎｅｉｅｃｏｏｙｌａａｒｉｅｃｏＩｔｒａｉｌｉ，ｃｌｄＩｒｃｓｅ）ｅｏｃａｏｌｏｔｓｃ
ｏｉａｉｎｐｏｅｓｓｇｖｒａｃ，ｐｏｅｓｄｗａｅｕｌｙｓａｄｒｓｆｒｌｃｌｓａｉｔｏＧｕｎｄｎｘｄｔｒｃｓｅｏｅｎｎｅｏｒｃｓｅｔｒｑａｉｔｎａｄｏｏａｔｂｌｙｔａｇｏｇｔｉ
省、运行费用低、作管理方便以及运行稳定的原操
ＩｓｔｔｏＳａｄｎｈｍｉｌｎｕｔｅｅｒｈＩｓｉｔ．ｉａ２０１，ｈｎ）ｎｔｕｅｆｈｎｏｇＣｅｃｄｓｙＲｓａｃｎｔｕｅＪｎ５０４ＣｉａｉａＩｒｔｎ

(仅供参考)3D IC TSV 介绍与工艺流程

Advanced Reliable Systems (ARES) Lab.
Jin-Fu Li, EE, NCU
19
Fabrication Steps for Face-to-Back Stacking
1
2
3
4
5
Die2
Die2
Handle wafer
Metal Active Si Bulk Si
Die1
Jin-Fu Li, EE, NCU
6
Via-First TSV Technology
Via-First TSV
(1) Before CMOS
(2) After CMOS & BEOL
Advanced Reliable Systems (ARES) Lab.
Jin-Fu Li, EE, NCU
Source: Yole, 2007.
Substrate
Jin-Fu Li, EE, NCU
MOSFET
Ref ：ITRI
10
An Exemplary Via-Last Process Flow (3/6)
Step 3: via filling
… …
…
Via filling
MOSFET
Advanced Reliable Systems (ARES) Lab.
Substrate
Jin-Fu Li, EE, NCU
MOSFET
Ref ：ITRI
11
An Exemplary Via-Last Process Flow (4/6)
Step 4: wafer thinning
… …
…
50 ~ 100 μm

(完整版)1-1集成电路版图设计概述

二、按集成度分类
集成度：每块集成电路芯片中包含的元器件数目
类别
数字集成电路
模拟集成电路
MOS IC
双极IC
SSI
<102
<100
<30
MSI
102103
100500
30100
LSI
103105
5002000
100300
VLSI
105107
>2000
>300
ULSI
107109
GSI
❖ 专用集成电路根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC，其特点是集成度较高功能较多，功耗较小，封装形式多样。玩具狗芯片；通信卫星芯片；计算机工作站CPU中存储器与微处理器间的接口芯片
第一章集成电路设计概述
1.3 无生产线集成电路设计技术 Fabless IC Design Technique
IDM与Fabless集成电路实现
• 集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造 (IDM，Integrated Device Manufacture)的集成电路实现模式。
• 近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。
第一章集成电路设计概述
1.1 集成电路（IC）的发展
芯片，现代社会的基石
内存条
PDA：掌上电脑
手机
数码相机
主板
计算机
集成电路
Integrated Circuit ，缩写IC IC是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。

IC(芯片)命名-封装-批号-常识大全

蓝鹰电子HOLTEK(合泰)IC一级代理商、代理LDO稳压IC,电压监测器,显示驱动IC,遥控编解码,单片机,时钟IC等全线产品，现货及价格等各方面都独具优势。

（可交货.也可以直接从Holtek出货）联系人：罗先生联系：05，IC产品的命名规则：大部分IC产品型号的开头字母，也就是通常所说的前缀都是为生产厂家的前两个或前三个字母，比如：MAXIM公司的以MAX为前缀，AD公司的以AD为前缀，ATMEL公司的以AT为前缀，CY公司的以CY为前缀，像AMD，IDT，LT，DS，HY 这些公司的IC产品型号都是以生产厂家的前两个或前三个为前缀。

但也有很生产厂家不是这样的，如TI的一般以SN，TMS，TPS，TL，TLC，TLV等字母为前缀；ALTERA（阿尔特拉）、XILINX（赛灵斯或称赛灵克斯）、Lattice（莱迪斯），称为可编程逻辑器件CPLD、FPGA。

ALTERA的以EP，EPM，EPF为前缀，它在亚洲国家卖得比较好，XILINX的以XC为前缀，它在欧洲国家卖得比较好，功能相当好。

Lattice一般以M4A，LSP，LSIG为前缀，NS的以LM为前缀居多等等，这里就不一一做介绍了。

紧跟前缀后面的几位字母或数字一般表示其系列及功能，每个厂家规则都不一样，这里不做介绐，之后跟的几位字母（一般指的是尾缀）表示温度系数和管脚及封装，一般情况下，C表示民用级，I表示工业级，E表示扩展工业级，A表示航空级，M表示军品级下面几个介比较具有代表性的生产厂家，简单介绍一下：AMD公司FLASH常识：AM29LV 640 D（1） U（2） 90R WH（3） I（4）1：表示工艺：B=0.32uM C=0.32uM thin-film D=0.23uM thin-film G=0.16uM thin-filmM=MirrorBit2：表示扇区方式：T=TOP B=BOTTOM H=Unifom highest address L=Unifom lowest address U、BLANK=Unifom3：表示封装：P=PDIP J=PLCC S=SOP Z=SSOP E/F=TSSOP M/P/W=FPGA4：温度围C=0℃TO+60℃ I=-40℃TO+85℃ E=-55TO℃+85℃MAXIMMAXIM产品命名信息(专有命名体系)MAXIM推出的专有产品数量在以下相当可观的速度增长.这些器件都按以功能划分的产品类别进行归类。

半导体工艺原理刻蚀工艺贵州大学

用于IC制造中薄膜的典型或代表性等离子体气体
材料多晶硅
单晶硅 SiO2
Si3N4
Al W Ti TiN TiSi2 光刻胶
刻蚀剂 SF6,CF4
CF4/H2，CHF3
CF4/O2 HBr,Cl2,Cl2/HBr/O2 与多晶硅的刻蚀剂相同 SF6,NF3,CF4/O2,CF4
CF4/H2,CHF3/O2,C2F6,C3F8 CHF3/C4F8,CO CF/4O2 CF4/H2 CHF3/O2,CH2F2 Cl2 Cl2/CHCl3, Cl2/N2 CF4,SF6 Cl2 Cl2,Cl2/CHCl3,CF4 Cl2,Cl2/CHCl3,CF4 Cl2,Cl2/CHCl3,CF4/O2 O2
（1二氧化硅的刻蚀
采用的气体为CF4、CHF3、C2F6
CF4 2FCF2 SiO 24F Si4F2O SiO 2 2CF2 Si4F2CO
增加等离子体中的氧含量将导致Si/SiO2的选择性变差增加氢的含量将改善Si/SiO2的选择性。
在现在的半导体刻蚀制造中，常采用CHF2和 Cl2的混合等离子体来进行SiO2的RIE刻蚀。
Ion Implantation
Rapid Thermal Annealing
刻蚀术语
刻蚀速率选择比刻蚀均匀性刻蚀剖面湿法刻蚀干法刻蚀 RIE：反应离子刻蚀
刻蚀速率（Etch Rate
d = d0 - d1 Å) 腐蚀前后厚度的变化量， t 腐蚀时间 (min)，
以BOE对高饱和正硅酸乙酯磷硅酸玻璃（ PE-TEOS PSG 薄膜为例，腐蚀时间： 1 minute ，温度： 22 °Cd0 = 1.7 mm, d1 = 1.1 mm，则
刻蚀工艺

IC烧录(Programming)技术手册V1 0

制造工程部烧录（Programming）技术手拟制：杨少波审批：张翼发布日期：2007-9-24目录1。

烧录概述1.1 烧录简介1.2 烧录方式1.3 烧录工具1.4 可烧录的IC2.专用术语说明3。

烧录仪器使用说明3。

1 ALL-100烧录器简介3.2 烧录准备3.3 开始烧录3.4 烧录故障排除4.公司烧录资源5。

烧录流程图1.烧录概述1.1 烧录简介烧录（Programming)简单的说,就是把程序烧写到IC（集成电路）的存储区里以实现IC的功能。

以前的IC大部份都是固定功能的IC〔DEDICATED ID〕，所以设计者若设计一片电路板必须用上多种不同的固定功能的IC，随着可烧录IC（PROGRAMABLE IC）的出现和IC的集成度的提高,通过烧录写入程序可实现IC的不同和更多的功能。

1.2烧录方式实现烧录写入程序有两种方式，裸烧录和在线烧录:一、裸烧录是指在裸IC上通过工具将程序写入到IC的存储区里；二、在线烧录是IC已贴或装在PCB上，通过工具将程序写入到IC的存储区里;1。

3烧录工具实现烧录的工具有编程器，仿真器,在线的烧录仪器等,统称为烧录器。

生产烧录器的厂商主要有西尔特、河洛、力浦及研仪等。

烧录器可分为两个等级：手动型和全自动型1）手动型烧录器又分为单颗和多颗两种,单颗手动型烧录器主要满足在开发新产品时所需多变的烧录需要，所以适用于不同的IC种类和涵盖不同的IC封装，例如河洛的ALL-100 万用型烧录,亦可扩充为量产使用的多颗手动型,所以手动型主要用于研发设计和小批量生产；2）全自动型烧录器除了具备手动型烧录器的功能外,所有操作过程都是自动化的，并且兼顾IC的包装方式，就是说IC在烧录后烧录器可以自动以进料的包装方式或其他可提供的包装方式进行包装，就避免了手操作时带来的静电伤害和IC本体或管脚的损坏等问题；1。

4可烧录的IC可烧录的IC包括EPROM、EEPROM、FLASH、MCU、PLD、SPROM及NAND FLASH等IC。

台湾半导体封装工艺

1 2 3 Crack
2
3
Die
Underfill
2~3 mil
Die Underfill
1
2
PCB
Underfill
3
Improvement Plan of T/C Failures Improvement Plan of T/C Failures
Identification of materials-related defects. Solving manufacturing problems. Solving service-related problems. Providing corrective or prevention measures. Provide manufacturers’ insurance or legal defense/claim cases. Improve product design, enhance yield & improve product reliability.
1) 2) 3) 4) Why it failed ? How it failed ? What should be done now ? How do we improve better ?
Failure Analysis of Flip Chip by Stress Tests
Kinds of Stress Tests 1) Precon Test(Preconditioning Test) 2) T/C Test(Temperature Cycling Test) 3) HTST(High Temperature Storage Test) 4) T&H Test (Temperature & Humidity Test) 5) PCT(Pressure Cooker Test)

IC设计后端流程(初学必看)

基本后端流程（漂流&雪拧）----- 2010/7/3---2010/7/8本教程将通过一个8*8的乘法器来进行一个从verilog代码到版图的整个流程（当然只是基本流程，因为真正一个大型的设计不是那么简单就完成的），此教程的目的就是为了让大家尽快了解数字IC设计的大概流程，为以后学习建立一个基础。

此教程只是本人探索实验的结果，并不代表内容都是正确的，只是为了说明大概的流程，里面一定还有很多未完善并且有错误的地方，我在今后的学习当中会对其逐一完善和修正。

此后端流程大致包括以下内容：1.逻辑综合（逻辑综合是干吗的就不用解释了把？）2.设计的形式验证（工具formality）形式验证就是功能验证，主要验证流程中的各个阶段的代码功能是否一致，包括综合前RTL 代码和综合后网表的验证，因为如今IC设计的规模越来越大，如果对门级网表进行动态仿真的话，会花费较长的时间（规模大的话甚至要数星期），这对于一个对时间要求严格（设计周期短）的asic设计来说是不可容忍的，而形式验证只用几小时即可完成一个大型的验证。

另外，因为版图后做了时钟树综合，时钟树的插入意味着进入布图工具的原来的网表已经被修改了，所以有必要验证与原来的网表是逻辑等价的。

3.静态时序分析（STA），某种程度上来说，STA是ASIC设计中最重要的步骤，使用primetime对整个设计布图前的静态时序分析，没有时序违规，则进入下一步，否则重新进行综合。

（PR后也需作signoff的时序分析）4.使用cadence公司的SOCencounter对综合后的网表进行自动布局布线（APR）5.自动布局以后得到具体的延时信息（sdf文件，由寄生RC和互联RC所组成）反标注到网表，再做静态时序分析，与综合类似，静态时序分析是一个迭代的过程，它与芯片布局布线的联系非常紧密，这个操作通常是需要执行许多次才能满足时序需求，如果没违规，则进入下一步。

6.APR后的门级功能仿真（如果需要）7.进行DRC和LVS，如果通过，则进入下一步。