VDMOS栅氧氧化工艺的研究
浅谈SILVACO TCAD在VDMOS功率器件设计中的应用
浅谈SILVACO TCAD在VDMOS功率器件设计中的应用作者:张海磊陆建恩严古响徐成保孟欢来源:《电子技术与软件工程》2016年第09期【关键词】SILVACO 半导体工艺器件仿真 VDMOS半导体器件和集成电路的制造过程非常复杂,设备非常昂贵,开发周期长,生产成本大。
例如:一个基本热氧化过程一般需要几小时或更多的时间,而用软件模拟一次仅需要几分钟。
因此现在很多公司在产品研发之初就采用TCAD技术进行设计并仿真。
SILVACO-TCAD软件是由SILVACO公司开发的,公司于1984年成立于美国硅谷。
它是一款非常好的EDA工具,现在已经风靡全球。
1 SILVACO-TCAD的功能SILVACO-TCAD软件主要包括工艺仿真(ATHENA)和器件仿真(ATLAS)。
特别是SPICE 模型的生成,互连寄生参数的的精确描述,基于物理的可靠性建模以及传统的CAD技术,这些都为工程师进行完整地IC设计提供强大的动力和支持。
工艺仿真模块(ATHENA)包括半导体器件和集成电路制造工艺中前道工序几乎所有工艺过程的仿真,例如氧化、扩散、淀积、光刻、刻蚀、离子注入、退火等。
当然还必须进行网格结构设计、衬底初始化以及电极引出。
特别加入了对各项工艺的优化功能,可以设定目标值,可调参数,使系统自动优化分析。
器件仿真模块(ATLAS)主要是对特定半导体器件结构的电学特性以及器件工作时相关的内部物理机理进行仿真,预测工艺参数对电路特性的影响。
例如:晶体管和MOS管的转移特性、输出特性、阈值电压、击穿电压等等。
2 基于SILVACO的VDMOS工艺仿真在进行VDMOS工艺仿真之前,先要确定基本的工艺流程。
本次实验,我们确定的VDMOS工艺流程如图1所示。
确定流程之后,根据设计要求对各道工序的参数进行计算分析。
例如:本实验要求达到600V的击穿电压,通过理论计算分析得出:至少需要38μm厚度的外延层,掺杂浓度为2.5*1014cm-3。
高压VDMOS的设计
高压VDMOS的设计作者:郝晓波来源:《数字技术与应用》2010年第08期摘要:本文通过VDMOS的电参数来确定其结构参数。
通过击穿电压来确定外延层的厚度和电阻率。
通过阈值电压来确定栅氧的厚度。
由饱和电流的表达式可知元胞的最大通态电流。
导通电阻和击穿电压是两个相互矛盾的参数,增加击穿电压和降低导通电阻对器件尺寸的要求是矛盾的。
关键词:VDMOS结构设计指标版图中图分类号:TN386.1 文献标识码:A 文章编号:1007-9416(2010)08-0101-021 引言本文主要基于公司VDMOSFET研发需求,研究设计并实现了200V/9A功率VDMOS器件。
本文分析了VDMOS的结构。
通过VDMOS的击穿电压、最大漏极通态电流、阈值电压、导通电阻等电参数对结构参数的要求来确定对应的外延层厚度、沟道长度、P阱深度和宽度、N+区结深和宽度、P沟道区深度和宽度、栅氧化层厚度、元胞的尺寸、元胞间的距离。
最后根据其横向尺寸形成版图。
2 设计指标预计产品满足的参数条件为(Ta=25℃)如表1所示。
设计高压的VDMOS器件,希望得到高的耐压容量,低的导通电阻。
降低导通电阻的方法主要是:减薄外延厚度、降低外延的电阻率、增加栅长、降低p-body的结深(图1中的P即为p-body);而高的耐压容量要求:增加外延厚度、增加外延电阻率、减小栅长,p-body的结深对耐压的影响取决于p-body间距的减小和外延耗尽厚度的减薄哪个因素对耐压的影响更大。
高压VDMOS的静态参数优化设计主要矛盾集中在外延的选择、栅长及p-body的结深的确定上。
3 击穿电压V(BR)DSS击穿电压是200V时,对应的外延层厚度大约为20μm左右;该击穿电压对应的外延层的掺杂浓度约为NB=1.5×1015cm-3;NB对应的电阻率约为ρ=6Ω·cm。
W=10.7μm。
4 阈值电压VGS(th)对于多晶硅栅的NMOS管,阈值电压可写作:Vth=(-QD-QSS)/COX+2ΦFB+ΦMS(1)ΦMS是高浓度N+掺杂的多晶硅栅和P-body区的接触电势,ΦFB是强反型下的表面势,QD 是反型层刚形成时,耗尽层中单位面积对应的电荷,QSS是Si-SiO2界面杂质引入的电荷,它通常带负电。
VDMOS栅氧氧化工艺的研究
摘要为栅氧工艺改进提出试验依据,通过了解氧化层地击穿机理和制备方法,以及收集电容耐压地测试结果,以提供合适地栅氧工艺.关键词:栅氧、击穿、电容、再分布、:( ) ’ , , ’ , ( ) .:( ), , ’ , ’前言随着微电子产业,超大规模集成电路地飞速发展,器件地尺寸在不断地减小.在器件尺寸等比缩小地同时,工作电压却没有相应地等比缩小,这就使得薄栅氧化层中地电场强度增大,器件地击穿电压降低,直接影响了器件地可靠性.因此,薄栅氧化层地击穿问题已经成为阻碍集成电路进一步发展地主要因素之一.如何改善栅氧化层地质量,提高器件电路地可靠性,已经成为当今微电子领域非常热门地话题之一.栅氧氧化层击穿机理:.击穿现象在施加高场时会发生致命击穿,根据击穿场强地大小可分成三种情形()击穿场强在/称为本征击穿.发生本征击穿时无缺陷.()击穿场强</,存在巨大缺陷,例如针孔.()击穿场强在/,正常工作条件下会发生击穿..本征击穿地物理模型空穴产生和陷阱模型( )该模型认为:由于()隧道效应,有许多高能电子注入到导带,这些电子在中地电场作用下到达阳极并获得一定动能,一些高能电子在中碰撞产生电子空穴对,同时本身存在一些缺陷,如地悬挂键、杂质、微孔,这些区域成为吸附中心,空穴在这儿被俘获.随着正电荷在缺陷处地积累,隧道电流不断增加,当某点地氧化陷阱电荷密度达到临界值时,隧道电流突然增加发生击穿..电子晶格损伤模型( ) 晶格损伤模型认为:电子隧人导带,被中电场加速,在到达阳极时具有最大能量,能量在阳极附近释放形成原子型缺陷,如键地打破.这些缺陷带正电,可以吸收新地注入电子.遵循这种机理,缺陷在中长大,从阳极往阴极形成通路.开始是大量地小缺陷,其中最大地缺陷生长最快.它们也横向长出枝干,很象一棵树.在通路完全形成后,电容通过这条通路放电,将击穿.热生长氧化膜地制备.干氧氧化:在高温下当氧气与硅片接触时,氧分子与表面地硅原子反应生成二氧化硅起始层,其反应式为:这种氧化方式制备地氧化层特点是:结构致密,但是氧化速度慢:表面是非极性地硅烷(——)结构,所以与光刻胶地粘附良好,不易产生俘胶现象..氢氧合成氧化:在常压下,把高纯地氢和氧通入石英管内,使之在一定地温度下燃烧生成水,水在高温下气化,然后水汽与硅反应生成其反应式为:这种氧化方式制备地氧化层特点是:结构疏松,但是氧化速度快,质量不如干氧氧化地好,特别是氧化层表面是极性地硅烷醇,它她极易吸附水,所以与光刻胶地粘附性差..掺氯氧化:是继上述两种氧化方法之后出现地一种热氧化方式,即在干氧或湿氧中添加少量地氯化氢、三氯乙烯或含氯地气态物,比较常用地是氯化氢.在生成二氧化硅地同时,氯结合在氧化层中,并集中分布在—界面地一侧.其反应式为:氯在界面地结构型式:掺氯氧化有如下主要作用:()可吸收、提取硅中有害地杂质:这是因为高温下氯可以和包括钠在内地多种金属杂质作用,生成挥发性地化合物,从反应室中排除地缘故.()集中分布在—界面附近地氯还能使迁移到这里地钠离子地正电荷效应减弱并陷住不动,从而使其丧失电活性和不稳定.()氯填补氧空位,所以膜层中地固定电荷和界面态密度也会降低.综合考虑上述各种氧化方法地优越点,在生产实际中,硅片地热氧化过程一般是:首先,用含氯地干氧清洗炉管:然后,采用干氧(或含氯)→湿氧(或含氯)→干氧(或含氯)地交替氧化方式.热生长氧化硅中地电荷理想地氧化层中不存在电荷,也不存在界面陷阱.而实际热氧化地却存在以下几种电荷,这些电荷都会影响到栅氧地质量,所以在热氧化中要尽可能地降低电荷和界面态.()固定氧化物电荷固定氧化物电荷(早期较表面态)带正电,位于—界面Å以内地氧化层(过渡区)中.一般认为固定电荷起源于氧化过程,由过剩硅(或氧空位)引起.其密度与氧化温度、氧化气氛、冷却条件和退火处理有关,也与硅地取向有关.()可动离子电荷中可动离之主要是带正电荷地碱金属离子,也有可能是氢离子.() —界面陷阱电荷界面陷阱(快表面态、界面态)是—界面处,硅禁带中地一些能量状态.()氧化物陷阱电荷氧化物陷阱电荷是氧化物中陷住地电子或空穴.有两种氧化物陷阱电荷.一类是电离辐射引起地,另一类是热载流子引起地热氧化过程中杂质地再分布掺有杂质地硅热氧化过程中,靠近界面地硅中杂质,将在界面两边地硅中和二氧化硅中发生再分布.决定杂质再分布地主要因素有以下几个方面:、杂质地分凝现象.、杂质通过表面逸散.、氧化速率地快慢.、杂质在种地扩散速度.掺有杂质地硅在热氧化过程中,存在于硅中地杂质将在—界面两侧发生重新分配.分凝系数定义为不同杂质在—系统中地分凝系数是不同地.磷地分凝系数为左右.硼在—系统中地分凝系数随温度上升而增大,而且还与晶面取上有关,()面地分凝系数系数在―――之间.由分凝系数定义可知,对于<地杂质,经热氧化后,杂质在一侧地浓度高于硅中地浓度.对于>地杂质,经热氧化后,杂质在一侧地浓度低于硅中地浓度,即二氧化硅有吸硼排磷地作用.热氧化后杂质在—界面地分配情况如图所示图() 硼图()磷栅氧加工工艺地提出图()结构图随着工艺不断地成熟,栅氧地氧化工艺为温度℃:加工条件为采用干氧(含氯)地氧化方式,栅氧膜厚为Å时,栅源间地耐压保持在伏左右,且韧性较差.有击穿现象可知栅氧氧化层击穿场强小于/不是本征击穿,同时还发现当栅氧氧化层地膜厚为Å时,测试时,地输出曲线类似于结地输出曲线,如图所示图(四)异常输出曲线图(五)正常地输出曲线且耐压很低在几左右伏.通过制品地流程可以发现在栅氧氧化前进行了注入,注入条件为:能量为、剂量、注入类型为型杂质(硼).注入后表面杂质浓度较浓,经过高温氧化后,有热氧化过程中杂质地再分布理论可知在二氧化硅一侧硼地含量很高,硼在二氧化硅中地含量增加同时有可能穿透二氧化硅,导致二氧化硅地导电类型发生变化,形成型导电层;栅氧上面地多晶硅是型导电层.两种不同类型地导电层相接触就有可能形成结,同时(硼)含量地增加也会导致二氧化硅中电荷和界面陷阱增加,两方面地影响就可能导致地曲线发生异常和耐压偏低.针对注入对栅氧化层耐压地影响,我们必须找到更为合理地栅氧热氧化工艺,来提高栅源耐压.试验方案和数据分析本次试验中应用地器件为电容(如图示),图()电容介质厚度为Å,衬底采用﹤﹥方向地型材料、电阻率为~,选用地衬底样片按照地要求进行注入.电容地制备方法为:()选择试验地热氧化方式氧化;()溅射Å;()用版光刻;()刻蚀;()背面去除氧化膜;()合金.耐压有中测测试,测试地标准为当漏电流达时所加地电压.统计方法使用直方图提取出现频率最高地数值.、确认注入对栅氧质量地影响,安排下面三个实验方案:()注入过地﹤﹥样片直接进行热氧化:热氧化地条件为℃干氧(含氯).()注入过地﹤﹥样片首先在℃气氛为氮气地条件下退火分钟,然后在氧化,氧化条件相同. ()使用标准地型﹤﹥样片,没有进行注入.数据地统计结果为试验方案热氧化温度是否进行退火氧化条件耐压统计否干氧(含氯)是没注入、没退火通过这三个方案地比较可以很明显地看出,栅氧前地注入确实影响了栅氧氧化层地质量,而热氧化前先进行一步退火,对栅氧化层地耐压有一定地改善.通过制品地流水发现地耐压提高到了~之间,可以说这个改善非常有效,但是在批量地流水中发现地韧性时好时坏不太稳定.对整个地工艺来说,地位置是不能变更地,我们仅能通过改变栅氧地热氧化工艺来改善栅源间地耐压.、影响杂质再分布地因素可知,温度地影响不可忽视,安排下面六种方案,进行对比:针对温度地变化安排以下试验方案:试验方案热氧化温度热氧化前是否进行退火氧化条件耐压统计否干氧(含氯)是否是否是干氧(含氯)这种氧化条件,在不同温度下并没有改善电容地耐压,但是在高温下氧化前地退火显得尤为重要.所以我们必须继续探讨热氧化工艺.、变更温度和氧化工艺条件地比较.试验方案热氧化温度热氧化前是否进行退火氧化条件耐压统计否干氧(含氯)是否氢氧合成(含氯)是通过本次试验发现℃地湿氧工艺在耐压方面有一定地提高,是一个较好地选择.但是要通过实际地制品才能有更好地说服力.针对℃地湿氧工艺和℃地干氧工艺地在制品中地流水比较.、试验批次统计数据温度批次测试点数()韧性差点数韧性差点数、量产批次统计数据温度批次测试点数()韧性差点数韧性差点数 < >通过试验批和量产批次在方面地比较℃湿氧地热氧化工艺加工地栅氧表现出更好地电学参数.大批量制品地流水同样也验证了℃地湿氧工艺优点,耐压值在~之间,且韧性较好.这种热氧化工艺目前在工艺中得到了广泛地使用.通过上面几种试验方案地比较可以发现在低温下,热氧化前地退火地作用并不十分明显,这种现象给我们指明如热氧化工艺选择合适,氧化前地退火可以除掉.结合现有地氧化工艺并加入新地元素,提出下面地热氧化工艺.试验方案热氧化温度热氧化前是否进行退火氧化条件耐压统计否氢氧合成氢氧合成(含氯)是氢氧合成氢氧合成(含氯)否氢氧合成(含氯)是氢氧合成(含氯)通过测试元件地耐压发现:、氧化前地退火并没有提高电容地耐压,反而带来了不良地影响.、试验方案地氧化条件在耐压方面有明显地提高.、整个氧化工艺时间较短.针对加工温度为℃,热氧化工艺在制品中流水方案地安排如下:、从个批次中各抽去两片,这两片在栅氧前不进行℃、分钟氮气退火.、不进行退火地两片使用℃氢氧合成干氧(含氯)试验方案.制品流水结果如下:温度测试片数测试点数()韧性差点数韧性差点数 < >同时中测成品率地统计也显示,试验片地成品率和整批地成品率没有任何差别.从制品地流水可以发现,新提出地试验方案在提高方面没有更好改善,但是可以减少氧化前地退火和栅氧整个加工工艺时间,在加工栅氧这一道工艺上可以较少加工成本,也同样有它本身地优点.结束语本文通过制备电容,改变电容介质制备工艺,并测试其耐压,为地栅氧地制备提供工艺试验依据.同时也证明了单道工艺注入对栅氧质量地影响,为弥补注入地影响,栅氧地制备工艺应该满足下面两个条件:、热氧化温度要低.、氧化速度要快.参考文献半导体工艺原理电子工业生产技术手册。
VDMOS工艺模拟【课程报告】
减薄
合金
3 工艺模拟过程
本文的工艺模拟所用的软件是 SILVACO 工艺模拟软件的 ATHENA 部分, 工艺模拟过程 中对每一步的结构进行了保存, 完整的展现了 VDMOS 器件的整个工艺过程, 对进行实际流 片提供了有用的理论指导。
3
以下是工艺模拟过程中各部分的结构图:从结构图 1 中可以看出沉底厚度为 5um,杂质 浓度为 6 额 8cm-3,杂质分布和我们的定义相一致。
10
etch oxide start x=2.0 y=-11.0757763 etch cont x=2.0 y=-10.93851976 etch cont x=15.0 y=-10.93851976 etch done x=15.0 y=-11.0757763 structure outfile=vdmos_06.str diffus time=10 temp=850 t.final=990 f.n2=5.0 diffus time=5 temp=990 f.o2=5.0 dryo2 diffus time=50 temp=990 f.hcl=0.05 f.o2=5.0 diffus time=5 temp=990 f.o2=5.0 dryo2 diffus time=30 temp=990 nitro f.n2=5.0 extract name="gateoxide" thickness material="SiO~2" mat.occno=1 x.val=3.0 structure outfile=vdmos_07.str deposit polysilicon thick=0.45 divisions=16 structure outfile=vdmos_08.str implant phosphor dose=8.0e15 energy=40 gauss tilt=7 rotation=30 structure outfile=vdmos_09.str diffus time=30 temp=850 nitro structure outfile=vdmos_10.str deposit photoresist thick=1.8 divisions=5 etch photoresist start x=4.5 y=-11.41865551 etch cont x=4.5 y=-13.21865551 etch cont x=12.5 y=-13.21865551 etch done x=12.5 y=-11.41865551 etch polysilicon start x=4.5 y=-11.41865551 etch cont x=4.5 y=-10.96865551 etch cont x=12.5 y=-10.96865551 etch done x=12.5 y=-11.41865551 structure outfile=vdmos_11.str implant boron dose=2.0e14 energy=40 gauss tilt=7 rotation=30 etch photoresist all structure outfile=vdmos_12.str #阱推 diffus time=39 temp=850 t.final=1160 nitro diffus time=80 temp=1160 nitro 11
栅氧讨论(重要)
为感谢大家支持——VDMOS栅氧氧化工艺的研究(免下载)zhanghuakang 发表于: 2008-7-16 09:10 来源: 半导体技术天地VDMOS栅氧氧化工艺的研究VDMOS栅氧氧化工艺的研究摘要为VDMOS栅氧工艺改进提出试验依据,通过了解氧化层的击穿机理和制备方法,以及收集mos电容耐压的测试结果,以提供合适的栅氧工艺。
关键词:栅氧、击穿、MOS电容、再分布、Abstract:For offer impr oving G_OX(gate oxide) technic of VDMOS’s basis, by discussing breakdown principle and facure process of oxide-layer, and collecting the rearults of testing MOS’s capacitance breakdown voltage, to provide fitting G_OX(gate oxide) technic.Key Words:G_OX(ga te oxide), breakdown, MOS’s capacitance, second’s distributing前言随着微电子产业,超大规模集成电路的飞速发展,MOS器件的尺寸在不断的减小。
在器件尺寸等比缩小的同时,工作电压却没有相应的等比缩小,这就使得薄栅氧化层中的电场强度增大,器件的击穿电压降低,直接影响了器件的可靠性。
因此,薄栅氧化层的击穿问题已经成为阻碍集成电路进一步发展的主要因素之一。
如何改善栅氧化层的质量,提高器件电路的可靠性,已经成为当今微电子领域非常热门的话题之一。
栅氧氧化层击穿机理:1 .SiO2击穿现象Si02在施加高场时会发生致命击穿,根据击穿场强的大小可分成三种情形(1)击穿场强在8-12MV/cm称为本征击穿。
发生本征击穿时SiO2无缺陷。
浅谈SILVACO TCAD在VDMOS功率器件设计中的应用
浅谈SILVACO TCAD在VDMOS功率器件设计中的应用作者:张海磊陆建恩严古响徐成保孟欢来源:《电子技术与软件工程》2016年第09期【关键词】SILVACO 半导体工艺器件仿真 VDMOS半导体器件和集成电路的制造过程非常复杂,设备非常昂贵,开发周期长,生产成本大。
例如:一个基本热氧化过程一般需要几小时或更多的时间,而用软件模拟一次仅需要几分钟。
因此现在很多公司在产品研发之初就采用TCAD技术进行设计并仿真。
SILVACO-TCAD软件是由SILVACO公司开发的,公司于1984年成立于美国硅谷。
它是一款非常好的EDA工具,现在已经风靡全球。
1 SILVACO-TCAD的功能SILVACO-TCAD软件主要包括工艺仿真(ATHENA)和器件仿真(ATLAS)。
特别是SPICE 模型的生成,互连寄生参数的的精确描述,基于物理的可靠性建模以及传统的CAD技术,这些都为工程师进行完整地IC设计提供强大的动力和支持。
工艺仿真模块(ATHENA)包括半导体器件和集成电路制造工艺中前道工序几乎所有工艺过程的仿真,例如氧化、扩散、淀积、光刻、刻蚀、离子注入、退火等。
当然还必须进行网格结构设计、衬底初始化以及电极引出。
特别加入了对各项工艺的优化功能,可以设定目标值,可调参数,使系统自动优化分析。
器件仿真模块(ATLAS)主要是对特定半导体器件结构的电学特性以及器件工作时相关的内部物理机理进行仿真,预测工艺参数对电路特性的影响。
例如:晶体管和MOS管的转移特性、输出特性、阈值电压、击穿电压等等。
2 基于SILVACO的VDMOS工艺仿真在进行VDMOS工艺仿真之前,先要确定基本的工艺流程。
本次实验,我们确定的VDMOS工艺流程如图1所示。
确定流程之后,根据设计要求对各道工序的参数进行计算分析。
例如:本实验要求达到600V的击穿电压,通过理论计算分析得出:至少需要38μm厚度的外延层,掺杂浓度为2.5*1014cm-3。
VDMOS 器件动态特性研究
VDMOS 器件动态特性研究郑莹;姜立娟【摘要】VDMOS 器件具有开关速度快、开关损耗小、频率特性好等优点,被广泛应用于高频开关器件领域。
利用 TCAD 软件对 VDMOS 器件进行建模仿真,研究了元胞 P 阱间氧化层厚度对器件静态参数和动态参数的影响。
结果表明,器件的阈值电压不变,器件的导通电阻随着元胞 P 阱间氧化层厚度的增加而增加,器件的栅电荷随着元胞 P 阱间氧化层厚度的增加而减小,二者相互矛盾,但器件功耗优值明显提高。
同时采取 JFET 注入技术降低导通电阻,使得器件的动态性能进一步改善,对高频 VDMOS 器件的应用具有一定的指导意义。
%The VDMOS device has advantages of high switching speed,small switching loss and high working frequency,etc.,which is widely applied in high frequency switching devices.In this paper, VDMOS device is simulated by TCAD software and the effect on static and dynamic parameters of oxide thickness between P well in VDMOS cell is studied.The results show that threshold voltage is constant and on -state resistance changes with oxide thickness and Gate electric charge of VDMOS is being in diametrical opposition,but the figure of merit is obviously increased.At the same time,JFET technology is used to reduce on -state resistance to improve dynamic performance of VDMOS device which can perform guidance for high frequency VDMOS device.【期刊名称】《微处理机》【年(卷),期】2016(037)002【总页数】3页(P14-16)【关键词】VDMOS 器件;动态特性;氧化层;阈值电压;导通电阻;栅电荷【作者】郑莹;姜立娟【作者单位】中国电子科技集团公司第四十七研究所,沈阳 110032;中国电子科技集团公司第四十七研究所,沈阳 110032【正文语种】中文【中图分类】TN4功率VDMOS具有开关速度高、频率特性好的优点,特别值得指出的是,它具有负温度系数,没有双极功率管的二次击穿问题,安全工作区大。
抗辐照大功率P沟道VDMOS工艺与器件研究
抗辐照大功率P沟道VDMOS工艺与器件研究随着现代社会对电力和电子设备的需求不断增长,对功率器件的要求也越来越高。
而抗辐照大功率P沟道VDMOS (Vertical Double-diffused MOS)工艺与器件研究,正是为了满足人们对功率器件高效、稳定、耐辐照的需求而开展的工作。
要了解抗辐照大功率P沟道VDMOS工艺与器件研究的意义,首先需要了解P沟道VDMOS器件的结构和工作原理。
P沟道VDMOS器件是一种常用的功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)器件,它由N+、P、N、P+四个不同类型的硅层构成。
其中N+区域为漏结,P区为沟道区,N区为扩散区,P+区为源结。
当给P沟道VDMOS器件加上正向电压时,电流从N+区域流向P+区域,从而形成导通。
通过控制栅极电压,可以有效地控制器件的导通或截止。
在实际应用中,人们对功率器件的可靠性和稳定性非常关注。
而辐照则是一种可能对器件性能造成负面影响的外部因素。
辐照主要包括电离辐射、中子辐射和高能粒子辐射等,它们会导致器件出现性能退化、损害和失效等问题。
因此,开展抗辐照大功率P沟道VDMOS工艺研究具有重要的理论和实际意义。
在抗辐照大功率P沟道VDMOS工艺研究中,首先需要考虑的是硅材料的选择和优化。
硅材料是P沟道VDMOS器件的基础,其物理特性和化学组成直接影响着器件的性能。
因此,选择合适的硅材料以提高器件的耐辐照性能至关重要。
其次,在工艺研究中,需要优化材料的制备过程和工艺参数。
制备过程中,要合理选择、搭配和控制各种工艺步骤,确保器件的高质量和稳定性。
工艺参数的优化则包括温度、时间、能量等因素的考虑,通过调整这些参数来提高器件的工作性能。
最后,在器件研究中,需要进行大量的实验以验证工艺的有效性和器件的性能稳定性。
实验中,可以通过测试器件的电流电压特性曲线、频率响应、温度特性等指标来评估器件的性能。
部分埋氧的超结Trench VDMOS的设计与研究
部分埋氧的超结Trench VDMOS的设计与研究问磊;范文天;徐申【摘要】在原有的超结Trench VDMOS技术的基础上引入部分埋氧层,设计了一种新型的部分埋氧的抗辐照超结沟槽功率器件.在Sentaurus TCAD软件环境下,使用SDE和Sdevice仿真模拟,通过调节部分埋氧层的长度,埋氧深度以及厚度等参数,对其耐压,导通电阻,动态特性以及抗辐照能力进行仿真和分析.当埋氧层深度为0.8 μm,埋氧层长度0.4 μm,其耐压相对于传统的超结Trench VDMOS提高了10%,Vgate=4.5 V时Rdson为7.74E4 Ω·μm,器件抗辐照能力大大提高.【期刊名称】《电子器件》【年(卷),期】2019(042)003【总页数】4页(P541-544)【关键词】Trench VDMOS;超结;抗辐照;SOI;Sentaurus【作者】问磊;范文天;徐申【作者单位】东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096【正文语种】中文【中图分类】TN386.1随着航天技术的发展,越来越多的人造卫星、航天器被送入太空,其在宇宙长期运行的过程中,难以避免的受到太阳宇宙射线,带电粒子等各种辐射,其电子器件会遭受不同程度的损伤乃至失效,造成难以估量的后果。
绝缘体上硅SOI(Silicon-On-Insulator)技术以其高耐压和高抗辐照能力在功率集成电路中受到了广泛应用[1-3]。
但目前SOI技术主要应用于横向MOS功率器件LDMOS(Lateral double Diffusion Metal Oxide Semiconductor)[4],其应用于纵向MOS器件VDMOS(Vertical Diffusion Metal Oxide Semiconductor)的研究至今缓慢。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
VDMOS栅氧氧化工艺的研究摘要为VDMOS栅氧工艺改进提出试验依据,通过了解氧化层的击穿机理和制备方法,以及收集mos电容耐压的测试结果,以提供合适的栅氧工艺。
关键词:栅氧、击穿、MOS电容、再分布、Abstract:For offer improving G_OX(gate oxide) technic of VDMOS’s basis, by discussing breakdown principle and facure process of oxide-layer, and coll ecting the rearults of testing MOS’s capacitance breakdown voltage, to provide fitting G_OX(gate oxide) technic.Key Words:G_OX(gate oxide), breakdown, MOS’s capacitance, second’s distributing前言随着微电子产业,超大规模集成电路的飞速发展,MOS器件的尺寸在不断的减小。
在器件尺寸等比缩小的同时,工作电压却没有相应的等比缩小,这就使得薄栅氧化层中的电场强度增大,器件的击穿电压降低,直接影响了器件的可靠性。
因此,薄栅氧化层的击穿问题已经成为阻碍集成电路进一步发展的主要因素之一。
如何改善栅氧化层的质量,提高器件电路的可靠性,已经成为当今微电子领域非常热门的话题之一。
栅氧氧化层击穿机理:1 .SiO2击穿现象Si02在施加高场时会发生致命击穿,根据击穿场强的大小可分成三种情形(1)击穿场强在8-12MV/cm称为本征击穿。
发生本征击穿时SiO2无缺陷。
(2)击穿场强<1MV/cm,SiO2存在巨大缺陷,例如针孔。
(3)击穿场强在2~6MV/cm,正常工作条件下会发生击穿。
2.SiO2本征击穿的物理模型空穴产生和陷阱模型(hole generation and trap-ping model)该模型认为:由于FN(Fowler-Nordheim)隧道效应,有许多高能电子注入到SiO2导带,这些电子在SiO2中的电场作用下到达阳极并获得一定动能,一些高能电子在SiO2中碰撞产生电子空穴对,同时SiO2本身存在一些缺陷,如Si的悬挂键、杂质、微孔,这些区域成为吸附中心,空穴在这儿被俘获。
随着正电荷在缺陷处的积累,隧道电流不断增加,当某点的氧化陷阱电荷密度Qot+达到临界值时,隧道电流突然增加发生击穿。
3.电子晶格损伤模型(electron lattice damagemodel) 晶格损伤模型认为:FN电子隧人SiO2导带,被SiO2中电场加速,在到达阳极时具有最大能量,能量在阳极附近释放形成原子型缺陷,如Si-O键的打破。
这些缺陷带正电,可以吸收新的注入电子。
遵循这种机理,缺陷在SiO2中长大,从阳极往阴极形成通路。
开始是大量的小缺陷,其中最大的缺陷生长最快。
它们也横向长出枝干,很象一棵树。
在通路完全形成后,电容通过这条通路放电,将SiO2击穿。
热生长氧化膜的制备1.干氧氧化:在高温下当氧气与硅片接触时,氧分子与表面的硅原子反应生成二氧化硅起始层,其反应式为:SI + O2 = SIO2这种氧化方式制备的氧化层特点是:结构致密,但是氧化速度慢:表面是非极性的硅烷(SI—O—SI)结构,所以与光刻胶的粘附良好,不易产生俘胶现象。
2.氢氧合成氧化:在常压下,把高纯的氢和氧通入石英管内,使之在一定的温度下燃烧生成水,水在高温下气化,然后水汽与硅反应生成SIO2其反应式为:H2 + O2 = H2O2H2O + SI = SIO2 + H2这种氧化方式制备的氧化层特点是:结构疏松,但是氧化速度快,质量不如干氧氧化的好,特别是氧化层表面是极性的硅烷醇,它她极易吸附水,所以与光刻胶的粘附性差。
3.掺氯氧化:是继上述两种氧化方法之后出现的一种热氧化方式,即在干氧或湿氧中添加少量的氯化氢、三氯乙烯或含氯的气态物,比较常用的是氯化氢。
在生成二氧化硅的同时,氯结合在氧化层中,并集中分布在SIO2—SI界面的SIO2一侧。
其反应式为:4HCL + O2 = 2CL2 + 2H2O2H2O + SI = SIO2 + 2H2氯在界面的结构型式:掺氯氧化有如下主要作用:(1)可吸收、提取硅中有害的杂质:这是因为高温下氯可以和包括钠在内的多种金属杂质作用,生成挥发性的化合物,从反应室中排除的缘故。
(2)集中分布在SIO2—SI界面附近的氯还能使迁移到这里的钠离子的正电荷效应减弱并陷住不动,从而使其丧失电活性和不稳定。
(3)氯填补氧空位,所以膜层中的固定电荷和界面态密度也会降低。
综合考虑上述各种氧化方法的优越点,在生产实际中,硅片的热氧化过程一般是:首先,用含氯的干氧清洗炉管:然后,采用干氧(或含氯)→湿氧(或含氯)→干氧(或含氯)的交替氧化方式。
热生长氧化硅中的电荷理想的氧化层中不存在电荷,也不存在界面陷阱。
而实际热氧化的SIO2却存在以下几种电荷,这些电荷都会影响到栅氧的质量,所以在热氧化中要尽可能的降低电荷和界面态。
(1)固定氧化物电荷Qf固定氧化物电荷(早期较表面态Qss)带正电,位于SI—SIO2 界面25Å以内的氧化层(过渡区)中。
一般认为固定电荷起源于氧化过程,由过剩硅(或氧空位)引起。
其密度与氧化温度、氧化气氛、冷却条件和退火处理有关,也与硅的取向有关。
(2)可动离子电荷QmSIO2中可动离之主要是带正电荷的碱金属离子,也有可能是氢离子。
(3) SI—SIO2界面陷阱电荷Qit界面陷阱(快表面态、界面态)是SI—SIO2界面处,硅禁带中的一些能量状态。
(4)氧化物陷阱电荷Qot氧化物陷阱电荷是氧化物中陷住的电子或空穴。
有两种氧化物陷阱电荷。
一类是电离辐射引起的,另一类是热载流子引起的热氧化过程中杂质的再分布掺有杂质的硅热氧化过程中,靠近界面的硅中杂质,将在界面两边的硅中和二氧化硅中发生再分布。
决定杂质再分布的主要因素有以下几个方面:1、杂质的分凝现象。
2、杂质通过SIO2表面逸散。
3、氧化速率的快慢。
4、杂质在SIO2种的扩散速度。
掺有杂质的硅在热氧化过程中,存在于硅中的杂质将在SI—SIO2界面两侧发生重新分配。
分凝系数M定义为不同杂质在SI—SIO2系统中的分凝系数是不同的。
磷的分凝系数为10左右。
硼在SI—SIO2系统中的分凝系数随温度上升而增大,而且还与晶面取上有关,(100)面的分凝系数系数在0.1―――1之间。
由分凝系数定义可知,对于M<1的杂质,经热氧化后,杂质在SIO2一侧的浓度高于硅中的浓度。
对于M>1的杂质,经热氧化后,杂质在SIO2一侧的浓度低于硅中的浓度,即二氧化硅有吸硼排磷的作用。
热氧化后杂质在SI—SIO2界面的分配情况如图所示图(1) 硼图(2)磷栅氧加工工艺的提出图(3)VDMOS结构图随着VDMOS工艺不断的成熟,栅氧的氧化工艺为温度1000℃:加工条件为采用干氧(含氯)的氧化方式,栅氧膜厚为800Å时,栅源间的耐压Vgs保持在55伏左右,且韧性较差。
有SiO2击穿现象可知栅氧氧化层击穿场强小于8MV/cm不是本征击穿,同时还发现当栅氧氧化层的膜厚为300Å时,测试Vgs时,Vgs的输出曲线类似于PN结的输出曲线,如图所示图(四)Vgs异常输出曲线图(五)正常的Vgs输出曲线且耐压很低在几左右伏。
通过制品的流程可以发现在栅氧氧化前进行了P+注入,注入条件为:能量为80KEV、剂量2E15、注入类型为P型杂质(硼)。
P+注入后表面杂质浓度较浓,经过高温氧化后,有热氧化过程中杂质的再分布理论可知在二氧化硅一侧硼的含量很高,硼在二氧化硅中的含量增加同时有可能穿透二氧化硅,导致二氧化硅的导电类型发生变化,形成P型导电层;栅氧上面的多晶硅是N型导电层。
两种不同类型的导电层相接触就有可能形成PN结,同时B(硼)含量的增加也会导致二氧化硅中电荷和界面陷阱增加,两方面的影响就可能导致Vgs的曲线发生异常和耐压偏低。
针对P+注入对栅氧化层耐压的影响,我们必须找到更为合理的栅氧热氧化工艺,来提高栅源耐压Vgs。
试验方案和数据分析本次试验中应用的器件为MOS电容(如图示),图(6)MOS电容介质厚度为800Å,衬底采用﹤100﹥方向的P型材料、电阻率为15~25,选用的衬底样片按照P+的要求进行注入。
MOS电容的制备方法为:(1)选择试验的热氧化方式氧化;(2)溅射10000 Å;(3)用C-V版光刻;(4)刻蚀;(5)背面去除氧化膜;(6)合金。
耐压有中测测试,测试的标准为当漏电流达100na时所加的电压。
统计方法使用直方图提取出现频率最高的数值。
A、确认P+注入对栅氧质量的影响,安排下面三个实验方案:(1)注入过的P﹤100﹥样片直接进行热氧化:热氧化的条件为1000℃干氧(含氯)。
(2)注入过的P﹤100﹥样片首先在1000℃气氛为氮气的条件下退火30分钟,然后在氧化,氧化条件相同。
(3)使用标准的P型﹤100﹥样片,没有进行P+注入。
数据的统计结果为试验方案热氧化温度是否进行退火氧化条件耐压统计1 1000 否干氧(含氯)53.52 1000 是66.753 1000 没注入、没退火65.5通过这三个方案的比较可以很明显的看出,栅氧前的P+注入确实影响了栅氧氧化层的质量,而热氧化前先进行一步退火,对栅氧化层的耐压有一定的改善。
通过制品的流水发现Vgs的耐压提高到了60~65之间,可以说这个改善非常有效,但是在批量的流水中发现Vgs的韧性时好时坏不太稳定。
对整个的VDMOS工艺来说,P+的位置是不能变更的,我们仅能通过改变栅氧的热氧化工艺来改善栅源间的耐压。
B、影响杂质再分布的因素可知,温度的影响不可忽视,安排下面六种方案,进行对比:针对温度的变化安排以下试验方案:试验方案热氧化温度热氧化前是否进行退火氧化条件耐压统计1 1000 否干氧(含氯) 53.52 1000 是69.753 950 否68.464 950 是67.85 1050 否53.656 1050 是68.66干氧(含氯)这种氧化条件,在不同温度下并没有改善MOS电容的耐压,但是在高温下氧化前的退火显得尤为重要。
所以我们必须继续探讨热氧化工艺。
C、变更温度和氧化工艺条件的比较。
试验方案热氧化温度热氧化前是否进行退火氧化条件耐压统计1 1000 否干氧(含氯)53.52 1000 是69.753 850 否氢氧合成(含氯) 70.034 850 是72.12通过本次试验发现850℃的湿氧工艺在耐压方面有一定的提高,是一个较好的选择。