第2章 逻辑门电路 P2

（2）集电极负载电阻RL的选择 输出为高电平时 (RL取值不能太大，以保证VCC-IRL· LVOHmin) R
m个OC门直接并联 并带有p个与非门作负载
(2) RL
14
集 电 I I 极 IRL=m·OH+p·IH 负 I I 载 VCC-(m·OH+p·IH)RLVOHmin 电 VCC VOH min 阻 R
扇出系数
输出高电平最小值VOHmin/V 输出低电平最大值VOLmax/V 输入高电平最小值VIHmin/V
10
2.4 0.4 2.0
20
2.7 0.5 2.0
20
2.7 0.5 2.0
40
2.5 0.5 2.0
20
2.5 0.5 2.0
33
2.5 0.5 2.0
输入低电平最大值VILmax/V
0.8
OC 门 的 应 用 2
17
1. 集电极开路门 （3）OC门的应用 ② 实现电平转换(输出的高电平为10v)
要把高电平转换为10V时，可将外接的 上拉电阻接到10V电源上。这样OC门 的输入端电平与一般与非门一致，而输 出的高电平就可以变为10V。达到了电 平转换的目的。
+VCC(+10V) R1 A B F
IRL=m·IOL-n·IS I
VCC-(m·IOL-n·IS)RLVOLmax I
R L min
VCC VOL max m I OL n I IS
IOL：OC门导通时的最大负载电流 IIS： TTL与非门输入短路电流
RLmin<RL<RLmax
m个OC门直接并联 并带有n个与非门作负载
功耗举例1
功 耗 举 例 1
11
功耗举例2
功 耗 举 例 2
12
计算电路的最大功耗，其中逻辑门是74LS00，门输出开关平均占空比为30%。
集 电 极 开 路 门 （ 门 ）
2.2.6 其他类型的TTL门电路 1. 集电极开路门(OC门)
OC门——集电极开路(Open Collector)门电路 把TTL与非门的推拉输出级改为三极管T5集电极c5开路输出 （1）OC门的结构和工作原理 省去了有源负载T3、T4和 R4、R5，使T5集电极开路
反向输出
同向输出
低电平有效
19
高电平有效
低电平有效
高电平有效
三 态 输 出 门
2. 三态输出门 （2）三态门的用途
M 高阻 1 1 0 0 高阻 0 1 N
在总线传输中的应用
向同一个总线MN上轮流传输信号不 会互相干扰 工作条件：任何时刻只有一个三态 门是工作状态，其余高阻
三态门单向传输结构
实现数据的双向传输 E=1，G1高阻，G2工作， N经G2向M送数据 E=0，G1工作，G2高阻， M经G1向N送数据
5
与 非 门
的 主 要 性 能 参 数
其中： SN5400为军品 SN7400为民品 6
TTL 74LS00
TTL与非门74LS00的电路及主要性能参数
与 非 门
的 主 要 性 能 参 数
TTL 74LS00
7
74XX00与非门的电源电压和电流
功 耗
功耗
VCC ICC
关键术语
功耗：在一段特定时间内逻辑器件消耗 的电能。缩写：P D V CC ： TTL或高速CMOS器件的电源电压。 I CC ： TTL或高速CMOS器件的电源总电流。 I CCH ： 所有输出全为高时TTL器件的电源电流。 I CCL ： 所有输出全为低时TTL器件的电源电流。 I T： 用来表示CMOS器件的电源电压静态与动态电流的总和。 C PD ： 用来计算功耗的高速CMOS器件内部电容
74LS(low-power schottky)：低功耗，低速的74S系列 74AS(advanced schottky)：结构同74LS，提高了速度，但功耗大 74ALS(advanced low-power schottky)：延迟功耗积最小的一种 74F(fast)：功耗和速度均介于74AS与74LS之间
扇出系数
N OH
N OL
I OH max I IH max
I OL max I IL max
其中： IOH 输出为高电平时的输出电流 IIH 输入为高电位时的流入电流 IIL 输出为低电平灌入电流 IOL 输入为低电位时的流出电流
3
噪 声 容 限
噪声容限1
VNL=VOFF-VILmax
VOFF(关门电压)——输出为标准高电平VSH时所允许的输入 低电平的最大值，通常VOFF＝0.8v VILmax——输入低电平的上限值
——PMOS、NMOS和CMOS

门 概 述
CMOS
25
NMOS是指P型衬底反型变成N沟道，靠电子的流动； PMOS是指N型衬底反型变成P沟道，靠空穴的流动； CMOS是指互补的MOS管组成的电路，也就是PMOS和NMOS组成。
NMOS——电气性能较好，工艺较简单，适合制作高性能的 存储器、微处理器等大规模集成电路 CMOS电路——由NMOS和PMOS构成的互补型；性能 好、功耗低等，应用愈来愈广泛
22
return
74XX00 的 主 要 参 数
23
各种系列TTL电路(7400)特性参数比较
特性参数 传输延迟/ns 功耗/mW 延迟功耗积 最大时钟频率/MHz 74 9 10 90 35 74S 3 20 60 125 74LS 9.5 2 19 45 74AS 1.7 8 13.6 200 74ALS 4 1.2 4.8 70 74F 3 6 18 100
R1
R2
VCC
OC
13
RL
VO
使用时必须外加T5的集电
极负载电阻RL（上拉电阻） 及正电源VCC
A B T1 R3 T2 T5
F
逻辑功能：F=(AB)’ 几个OC门的输出端直接并联后可共用RL和电源VCC。 只要恰当地选择电源电压和负载电阻，就可以保证输出电平的高、 低要求，而又有效地防止输出管电流过大。
VNH=VIHmin-VON
VO/V 3.6 3 2 A B
VON(开门电压)——输出为标准低电平VSL时所允许的输入 高电平的最小值，通常VON＝1.8v VIHmin——输入高电平的下限值
输入低电平的 抗干扰能力
C
输入高电平的 抗干扰能力
VIHmin
VNH E
VILmax
1 0
4
VOFF
VNL D
return RETURN
抗 饱 和 三 极 管
抗饱和三极管(肖特基箝位三极管) ——由普通的双极型三极管和肖特基势垒二极管(Schottky Barrier Diode, SBD) 组成
抗饱和三极管结构
等效符号
SBD正向压降只有0.25V，当CB集电结在饱和状态正向偏置 时，SBD导电，并从基极分流一些输入电流，减少了过多 的基极电流，从而减少了截止状态的存储时间延迟
L max
的 选 I ：OC门输出管截止时的漏电流 择 IOH 负载门每个输入端为高时 IH：
的输入漏电流
m I OH p I IH
（2）集电极负载电阻RL的选择
(2) 集 电 极 负 载 电 阻 RL 的 选 择
15
输出为低电平时 (RL取值不能太小，以保证VCC-IRL· LVOLmax) R
0.8
0.8
0.8
0.8
0.8
return
门 电 路
2.3 CMOS
24
2.3 CMOS门电路
CMOS简介 一．CMOS反相器 二．CMOS与非门 三．CMOS或非门 四．CMOS三态门 五．CMOS传输门 六．CMOS集成电路的各种系列 七．低电压CMOS系列
RETURN
单极型MOS(Metal Oxide Semiconductor)集成电路分类
第二章 逻辑门电路
2.1 2.2 2.3 2.4 2.5 基本逻辑门电路 TTL逻辑门电路 CMOS门电路 TTL电路与CMOS电路的接口 ECL电路
数字逻辑器件是电子电路，它们本身具有电压电流。 电子电路的逻辑器件，输入输出的电压和电流的特性。 门电路负载、功耗、噪声电压、器件输出的转换速率和逻辑器件系列 间的连接都要依靠它们。在我们设计数字电路时必须考虑到这些因素，从 而选择合适的器件系列。
1
传 输 延 迟
传输延迟
tPHL导通传输延迟时间：O由高电平变为低电平的传输延迟时间 tPLH截止传输延迟时间：O由低变高的传输延迟时间 tPd平均传输延迟时间： tPd=(tPHL+tPLH)/2；一般为10 ～ 20ns
vI
Vm Vm/2Leabharlann vO tPHL 2 tPLH
Vm/2
扇 出 系 数
20
M
G2 E
N
G1
三态门双向传输
七．TTL集成逻辑门电路系列简介
TTL
21
逻 美国TI公司(前缀SN)——54/74系列，如：SN7402 辑 美国国家半导体公司(前缀DM)，如：DM7402 门 74H(high-speed TTL)：缩短了传输延迟，增加了功耗 电 74L(low-power TTL)：降低了功耗，增加了传输延迟 路 74S(schottky TTL)：肖特基系列，禁止深度饱和减少时间延迟
I CC
nH nL I CCH I CCL n n
其中： n是器件中所有门的总数： nH是输出为高电平的逻辑门的数量 nL是输出为低电平的逻辑门的数量 TTL芯片的功耗也与逻辑门输出的占空比有关 占空比（DC）：芯片输出为高电平时的时间比。 如果假设芯片输出的平均占空比为50％，电源电流计算如下：