自己总结的电源板Layout的一些注意点
Layout(集成电路版图)注意事项及技巧总结材料
Layout主要工作注意事项●画之前的准备工作●与电路设计者的沟通●Layout 的金属线尤其是电源线、地线●保护环●衬底噪声●管子的匹配精度一、l ayout 之前的准备工作1、先估算芯片面积先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。
2、Top-Down 设计流程先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。
3、模块的方向应该与信号的流向一致每个模块一定按照确定好的引脚位置引出之间的连线4、保证主信号通道简单流畅，连线尽量短，少拐弯等。
5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的电源电压不一致。
6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。
二、与电路设计者的沟通搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。
（2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。
（3）电路中MOS管，电阻电容对精度的要求。
（4）易受干扰的电压传输线，高频信号传输线。
三、layout 的金属线尤其是电源线，地线1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。
电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。
在接触孔周围，电流比较集中，电迁移更容易产生。
2、避免天线效应长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。
解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。
自己总结的电源板Layout的一些注意点
电源板Layout注意点做了几年的电源板的layout，自己总结了一些主要注意的地方，我认为主要是从下面这几个地方考虑：一、 功率回路部分功率板中比较重要首当其冲的就是功率回路部分，在layout的时候应该首先要知道所布的功率部分的电路性质，在电源中功率电路主要分di/dt电路和dv/dt电路，这两种电路在布局走线的时候走法是不一样的。
di/dt电路因为它的单位时间内电流的变化比较大，所以这部分电路在走线的时候重点这样电路的环路面积最小，本身产生的干扰可以自身就耦合掉dv/dt电路它的侧重点就完全不一样，因为这种电路在单位时间内电压变化会比较大，所以它容易对外界产生干扰，所以这种电路在走线的时候铜皮不能太宽，在满足承载电流的情况下铜皮宽度尽可能的小，不同层的重叠区域尽可能小，敏感信号尽可能远离这些走线二、 驱动部分驱动部分的线首先要考虑整个驱动回路的面积，要尽可能的小，要远离干扰源，离被驱动的部分尽可能的近。
像MOS管之类工功率元件的驱动，在走线的时候要特别注意G极和D极的走线不要平行走，因为在大多数情况下MOS管的D极部分的电路是dv/dt的电路，G极是驱动电路，如果平行走的话，驱动信号很容易被干扰，从而导致MOS的误动作三、 采样信号在功率板中像一些电压采样和电流采样之类的采样信号也是至关重要的，因为这些信号准确与否直接关系到控制端，所有这些采样信号也要尽量避开其他信号，如果有条件的话这些采样信号可以用差分采样，并且在相对应的走线地方能够给他们一个完整的地平面四、 地的处理地的重要性就更不用说了，无论在哪种板子上，对于地的处理都是非常重要的。
在功率板中地相对来说会比较复杂，因为很多时候功率部分走大电流的地、控制部分一些小电流的地都是共地的，所以这时候这些地的处理显的非常重要，在我的经验中处理好这些地，关键是选择一个正确的单点连节点，因为每个电源的设计不一样，所以这个单点连接点的选择也是不一样的，我在小功率光伏逆变器中一般都是选择BUS电容的一个地管脚，变频器中我一般是将大电流中的一个电容的地管脚引一根比较粗的走线到开关电源输入端的那个电容的地管脚上，然后再从这个地管脚引到开关电源后面出来的那些小电流的地平面上，当然还有一些别的地，如晶振的地、采样的地等，每个公司的设计规则不一样，走法也不一样，网上对于地的处理的资料也比较多五、 安规安规在电源产品的设计中是不可或缺的，对于不同国家不同地区相应的安规法规要求也是有区别的，还有应用环境的污染等级和海拔高度都会对安规要抓的距离有比较大的影响，所有我们在设计之初一定要搞清楚上面这些因素，如果有安规工程师的话可以请他们给出比较专业的爬电和电气间隙的距离，我们实际PCB Layout的时候要特别注意那些金属元件在PCB上所在区域，比如保险丝，它两头是金属的中间是非金属，如果没有座子的话，保险丝的两头金属的会和PCB接触，所有保险丝周围的表层走线要注意避开这些金属区域六、 散热对于那些功率比较大的系统来说，散热也是至关重要的，这个一般情况下要和结构配合好，在设计之前要了解整体结构的散热方式，是自然冷却、风冷还是水冷，其中风冷又分吸风和吹风，这些都会对布局产生比较大的影响七、 E MC主要是一些功率部分的走线宽度尽量不要发生突变，如果需要拐弯，拐弯的地方也尽量做的平和一点，不要突变，还有就是有时候会有大电流、小电流、采样信号中有些虽然有些是共用一个网络，但是自在走线的时候不要 共用一个回路，要分开走，各走各的回路比较好。
PCBLAYOUT安规设计注意事项
PCBLAYOUT安规设计注意事项PCB（Printed Circuit Board）Layout的设计是电子工程师在电路设计中不可或缺的一部分。
PCB Layout的设计必须遵循一定的安规设计准则和注意事项，以确保最终产品的质量符合相关法规和标准，同时还要保证电路板能够正常工作。
下面将介绍一些PCB Layout的安规设计注意事项。
1. 防静电破坏静电对于电子元器件的损坏是十分严重的。
在PCB Layout 中，我们必须考虑如何减少静电破坏的风险，并确保PCB板及其上元器件不遭受静电损坏。
对于一些静电敏感的元器件，如场效应晶体管等，我们需要注意以下几点：（1）在装配元器件之前，要确保工作区域的接地系统得到有效的连接；（2）元器件需要使用袋式包装或者静电包装，确保元器件表面的防静电材料不受损坏；（3）在PCB Layout上，为防止静电累积，要合理安排元器件的布局，对那些静电敏感的部分，需要进行特殊处理。
2. 灵敏度和抗干扰能力在PCB Layout设计中，元器件的灵敏度和通信接口的干扰容忍度十分重要。
在光、磁、电场和射频辐射等电磁干扰的环境下，必要时需要采取一些措施来保证电路板的抗干扰能力。
例如，为了减少介质损失，一种方法是使用高频线路的微带线（microstrip lines）。
3. 温度和湿度电子元器件的温度和湿度对它们的性能和寿命都有很大的影响。
在PCB Layout设计中，我们需要考虑环境条件，并采取必要的措施来确保元器件长期稳定工作。
例如在元器件周围设置散热装置或者风扇，以保持元器件周围的温度。
这样可以有效降低元器件电阻和电容的漂移，同时还可以提高元器件的稳定性。
4. 接地和电源接地和电源设计是PCB Layout安规设计中很重要的一部分。
在接地设计中，应该遵循单点接地和保持最小全流接地的原则。
这种方法可以减少环路电流和降低噪声。
在电源设计中，需要考虑到电源稳定性和供电电流等因素。
5. 安全性和可靠性在PCB Layout安规设计中，需要考虑到电路板的安全性和可靠性。
移动电源LAYOUT注意事项
移动电源ＬＡＹＯＵＴ注意事项:
1．电流采样电阻的地以及主电路的地尽量集中靠近为主地并且走线尽量加宽,然后MCU部分的地(回路不要与大电流地有叠加情况)单独连到主地；
2．有排针连接过大电流的情况，尽量用直通针连接上下板,不要用公母座接插(会增加接触阻抗)；
3．MCU的AD口电容尽量靠近MCU的I/O口,尽量保证先过电容再到I/O的原则，滤波电容的地要与单片机的地共地且单独连接到主地；
4．采样电阻取样端尽量靠近电阻焊盘端取样；
5．电池正连接到电感,升压MOS等升压部分主电流回路走线尽量加宽以降低损耗,输入输出滤波电容尽量靠近升压部分电路。
以下是参与示意图：。
LAYOUT应注意事项
LAYOUT應注意事項：1.如果兩個銲點之間，只走一條線，應儘量走在中間，以減少短路的機會。
2.繞線時，除非不得已的情況下，不要走90度角，容易造成斷裂。
3.繞完線後，儘可能使用淚滴，以增加線與銲點的接觸面，接觸面積愈大則線愈不容易斷裂。
4.繞線距離板邊，最少不要低於0.5MM，以免成型時將線截斷。
5.文字面避免放在銲點上面，將參考位置放在實體物面積之外。
6.注意FPC要折彎或擺動之處，必須儘量設計不要太硬，不要舖太多的銅，使其具有良好的耐折性。
7.導線的寬度：銅導線的寬度關係到耐電流和溫昇，所以盡量使用寬一點的導體較佳)。
通常信號用0.8mm寬，電源用1.5mm以上。
必要時可以加大或減小。
太細的線製作容易導致失敗。
8.焊點不要太小以免脫落，孔徑可以設成0.5mm以利鑽孔時的定位。
如果你技術好，可以直接設成要鑽孔的孔徑，這樣子銅箔比較不容易突起，但是相對鑽孔定位會差一點，要是鑽歪了，焊點內會有留白。
9：零件排列时各部份电路盡可能排列在一起，走线盡可能短。
10：IC地去耦电容应尽可能的靠近IC脚以增加效果。
11：如果两条线路之间的电压差较大时需注意安全间距。
12：要考量每条回路的电流大小，即发热状况来决定铜箔粗细。
13：线路拐角时尽量部要有锐角，直角最好用钝角和圆弧。
14：对高频电路而言，两条线路最好不要平行走太长，以减少分布电容的影响，一般采取顶层底层众项的方式。
15：高频电路须考量地线的高频阻抗，一般采用大面積接地的方式，各点就近接地，减小地线的电感份量，讓各接地点的电位相近。
16：高频电路的走线要粗而短，减小因走线太长而产生的电感及高频阻抗对电路的影响。
17：零件排列时，一般要把同类零件排在一起，盡量整齐，对有极性的元件盡可能的方向一致，降低淺在的生产成本。
18：对RF机种而言，电源部份的零件盡量遠离接收板，以减少干擾。
19：对TF机种而言，发射器应盡可能离PIR远一些，以减少发射时对PIR造成的干扰。
开关电源PCB排版基本要点2
对开关电源的Layout时的注意事项：
1．对于输入电容、MOSFET、检测电流的电阻器、电感器、整流器、变压器和输出电容，它们可能有很大的电流通过，所以，需要粗的走线连接，并且应优先考虑走线。
2．源电流和它的回流路径所围成的板上面积应该尽可能的小，以防止产生电磁干扰。
直线宽度计算公式如下：
T= （2/CuWt）*（-1.31+5.813I+1.548I*I -0.052I *I*I）
导线宽度以mil为单位，电流I以A为单位，CuWt以ounce为单位。
比如：1A、1oz的线宽要求12mil
5A、1/2oz的线宽要求240mil
20A、1/2oz的线宽要求1275mil
3．模拟信号控制元器件最后走线，因为它们只需要很细的直线，因而占用很少的板上面积。
4．滤波电容、软启动电容和调节频率的电阻组成一个子组件，它们之间应该尽可能的靠近直线，并尽可能的靠近PWM控制器。
5．去耦电容必须靠近需要去耦的管脚边上。
6．所有的大元器件，比如MOSFET、滤波器、电解电容、电感和连接器应该放在板子的上层，以防止在焊接的时候脱落下来。
7．模拟小信号地和开关电源用的电源地必须保持独立，最后在单点连通。
8．在连接高阻和低阻的元器件时，必须靠近高阻的结点处连接。
9．电源电感/变压器、MOSFET和滤波器必须远离低电平的模拟信号，以降底模拟信号的噪音。
10．对孔的要求，直径14mil->2A，40mil->4A，过孔尽可能的用锡填充。
Layout注意事项
LAYOUT 注意事項
1、 首先看专案工程师邮件中的注意事项和要求，一般情况下要严格遵守，做不到时要提出
2、 机构中的零件摆放位置、层面、限高、禁布区、钻孔、零件方向等标识，要看清楚，放
要注意，有疑问的地方要提出来
3、新的零件在做封装时，不但要看规格书，最好要有实物对照，因为有时规格书推荐的值并
定很适当
4、PCB Layout 好后，最好做成拼版方式（因为以后如果采购换PCB厂商做板，板都是相同的
网不用换），加上Mark点、板边，V-CUT标识，方便生产。
5、Layout中有个表格，里面的信息要填好，最好做上版本记录，方便以后自己查看。
6、主机板的Layout中 排插一般要加上功能的名称，如CON1是MIC等，背板的有些不用加，看具体要求
7、背板的接线端子要加上相应的信号名称，如DOOR，GND等
8、板的四个角一般做成倒圆角 或直角，方便过回流炉和防止拿板时伤害
9、PCB布局和走线时，相同区块集中放置，注意开关电源要防干扰，线宽要满足电流要求。
图像、时钟等网络要防干扰，加GND防护
10、Layout完成后，要再逐项确认以上的注意事项，最后要用原档的DSN再重新生成新的PCB
File，与你完成的PCB Layout做ECO比较，看有何种差异。
有些不用加，看具体要求
要求。
声音、
的PCB
要提出来
楚，放置元件
的值并不一
相同的，钢己查看。
PCB layout 注意事项
时钟电路1.无源晶体电路a：一个无源晶体和两个小电容（22pF/33pF）组成，整个电路尽可能的靠近芯片放置，一般线长必须控制在100MIL以内b：需保证信号先过电容再到芯片，两信号线按差分线处理，线宽粗些（10mil左右）c：器件面需铺地铜，加地孔，晶体下方不能有其他同层信号线穿过d：若晶体的频率在25M以上，建议在两信号之间加匹配电阻（1M），电阻放电容之后2.有源晶体电路a：电路由一个有源晶体、一个匹配电阻（33Ω）、一个小电容（0.1uF）、一个大电容（10uF）、一个磁珠组成，其中两个电容和磁珠组成一个LC滤波电路b：整个电路的布局尽可能的靠近芯片放置，使时钟的布线尽可能的短c：布局时小容值电容需靠近晶体电源PIN放置，匹配电阻应靠近晶体放置，一般不超过200mild：器件面需铺地铜，加地孔，晶体下方不能有其他同层信号线穿过e：匹配电阻两端的信号线严格按照时钟线布线要求处理3.时钟驱动电路a：时钟电路、驱动芯片、去耦电容、匹配电阻组成b：布局紧凑，时钟电路及匹配电阻尽量靠近驱动芯片放置（200mil）c：保证驱动芯片有足够的去耦电容及Buck电容d：驱动芯片内部要铺POWER SHAPE，其他信号的孔不能朝内部打e：按常规的时钟线要求布线，驱动芯片下方不能有其他信号穿过f：其他无关的电路及信号要远离，可能的话多做谢屏蔽处理接口电路1.网口电路-100M以太网；1000M以太网【4对差分线】；集成变压器a：连接器（RJ45）、隔离变压器、数据收发桥片、去耦电容、匹配电阻：部分带防护电路和Smith电路b：变压器与RJ45应尽量近（1000mil以内），与桥片也尽可能的近，有时应空间关系可适当的远些c：变压器中心抽头每个pin要有一个去耦电容（0.1uF），有时初级端连成RC形式来处理d：网口信号由两对差分线组成，初级端的线不控制阻抗，线尽量粗些（12mil），次级线按一般信号线处理e：变压器中心抽头经电容按地的信号线宽要粗些，一般20milf：变压器中间对应的所有层都必须掏空g：所有外来信号线都不得在变压器下方布线，更不允许信号线从初次级间跨过h：常规RJ45下方需做全部掏空处理2.光口电路a：3.3V供电模块、上拉电阻、光模块b：2对差分线（收发分层）和6根控制线常规处理c：外壳的GND PIN一般接到CGND（保护地）3.串口电路（RS-232-C）a：布局时阻容尽量靠近芯片放置，布线时加粗他们的管脚引线b：Tx和Rx不需要做成差分形式4.JTAG电路a：测试连接器和上下拉电阻b：信号线:TCK TDI TDO TMS TRSTc：布局时，上下拉电阻要靠近JTAG连接器放置d：表贴的JTAG连接器，一般不要在内部打孔B接口电路(5V电源)a：6个管脚---2个固定管脚，4个信号管脚（1脚电源，2脚USB_N,3脚USB_P,4脚GND）5.音/视频接口电路Audio（音频）a：阻抗控制在75Ωb：音频连接器、去耦电容、磁珠、上拉电阻、匹配电阻c：布线时线宽尽量加粗（15mil）d：布线时远离高压信号，可能的话，单独给他们包地处理Vudio（视频）：R、G、B、HSYNC、VSYNC/75Ω阻抗a：VGA连接器、去耦电容、磁珠、上拉电阻、匹配电阻、供电电源b：RGB的磁珠尽量靠近连接器放置，信号要做到先去耦再输入，RGB的上拉电阻可放在芯片端c：RGB的信号尽量加粗（15mil）三根线相互间距及其他信号的间距应尽量大，可能的话对RGB三根信号线进行单独包地处理d：HSYNC、VSYNC是行场同步信号，这两根信号需按差分形式布线，远离其他信号，可能的话也进行包地处理。
LAYOUT注意事项
LAYOUT注意事項1.拉線時千萬不能用自動避線的功能(除了BGA IC內),且要在GRID上.2.拉線時一定要預留測點VIA.3.走線時要注意跨切割的問題(切割線可以微調).4.一般在走線時, I/O Port, CLK區域(切割區)不可將不相關的信號線走入.5.CLK IC 要預留衛兵電容,在缺口處兩邊各一個.6.CLK 信號要從電容端拉出不可從電阻端,繞線也必頇過電容之後繞.B,LAN….等等,有+/-的信號必頇平行且儘量等長.8.POWER信號主幹線一定要保持MIN_LINE_WIDTH的寬度,支線頇問過才能變細.9.POWER PIN 打VIA的線要儘量短10.0603的零件中間不能走線..11.走線時不要打太多VIA,也不要有太多無用的轉角,儘量平整走線.12.D ifferential Pair 在走線時要推到最小的Spacing,轉角時也一樣.13.換角位一定要RUN 出BACKANNO.SWP傳回台北重新NETIN.14.微調零件時請用GRID 5.15.走線時為了讓走線順可以微調零件若移動大或頇移動CONNECTOR時一定要先問過.16.走線時若發現零件有重疊時請順便調整好.17.拉完線在做MISSING NET前請記得將NO_RAT的NET OFF掉,並且做VCC,GND PLANE的SHAPE處理(ROUTE/AUTO SPLIT PLANES),以免有POWER PIN沒拉.18.B RD完成的定義:NO DRC, NO MISSING NET.19.加測點時要注意有繞線的NET必頇保持原來的長度範圍(北橋到CPU, 北橋到DDR,IDE,AGP,HUB LINK,CLK)CLK的測點要加在尾端.,BGA內不可加測點20.排零件時要考慮整齊及美觀並注意限高區.21.D IP 電容只能上,下擇一或左,右擇一.22.處理文字面時要注意不能放在VIA及光學點上23.文字面字體一般用2號(密), 3號(疏),而JUMPER,CONN,IC 請用4號以上24.R OUTINR時要ON GRID, SILDE時不能用GRIDLESS(DIFFERENTIAL PAIR除外).。
PCB电源板layout的设计注意事项说明
PCB电源板layout的设计注意事项说明做了几年的电源板layout，总结了一些主要注意的地方，主要是从以下这几个地方考虑：一、功率回路部分功率板中比较重要首当其冲的就是功率回路部分，在layout的时候应该首先要知道所布的功率部分的电路性质，在电源中功率电路主要分di/dt电路和dv/dt电路，这两种电路在布局走线的时候走法是不一样的。
di/dt电路因为它的单位时间内电流的变化比较大，所以这部分电路在走线的时候重点要关注整个电路的环路面积应尽可能的小，最好是一个环路的走线在不同的层重叠走，这样电路的环路面积最小，本身产生的干扰可以自身就耦合掉。
dv/dt电路它的侧重点就完全不一样，因为这种电路在单位时间内电压变化会比较大，所以它容易对外界产生干扰，所以这种电路在走线的时候铜皮不能太宽，在满足承载电流的情况下铜皮宽度尽可能的小，不同层的重叠区域尽可能小，敏感信号尽可能远离这些走线。
二、驱动部分驱动部分的线首先要考虑整个驱动回路的面积，要尽可能的小，要远离干扰源，离被驱动的部分尽可能的近。
像MOS管之类工功率元件的驱动，在走线的时候要特别注意G极和D极的走线不要平行走，因为在大多数情况下MOS管的D极部分的电路是dv/dt的电路，G极是驱动电路，如果平行走的话，驱动信号很容易被干扰，从而导致MOS的误动作。
三、采样信号在功率板中像一些电压采样和电流采样之类的采样信号也是至关重要的，因为这些信号准确与否直接关系到控制端，所有这些采样信号也要尽量避开其他信号，如果有条件的话这些采样信号可以用差分采样，并且在相对应的走线地方能够给他们一个完整的地平面。
四、地的处理地的重要性就更不用说了，无论在哪种板子上，对于地的处理都是非常重要的。
在功率板中地相对来说会比较复杂，因为很多时候功率部分走大电流的地、控制部分一些小电流的。
Layout注意事项
Layout注意事项（不断添加中）1,走线尽量走直线，少弯折Better poor2,走线拒绝直角或锐角Better poor3,T型线的走法：Better poor4,信号线请不要无故绕远走，这样会增加走线的长度5，换层via不易过多（高速信号线via以不大于2个为佳，普通信号线via数尽量不要大于pin数），且换层不宜过快。
(下图跳层太快)Poor6，高速信号线在换层时要伴GND via(如下图)Better7,differential pair 一对线之间的间距要始终保持一致BetterpoorBetter poor5mil 5mil 5mil 5mil8mil5mil8, 小型电阻电容两pin之间不要穿线Poor9,一般每个GND pin要打一个gnd via，不要几个pin共享一个via，大pin要打两个以上Better poor10,转电压时: 1via(big)=2via(small)=40mil(shape)=1A.且在电压转换时，GND via数量要取决于power via,两都要大致相当。
Gnd via=power via11，shape 要铺的平整美观，且shape不要离其它pin太近，以防短路。
Better poor12,电源要先过Bypass电容再过IC pin脚Better poor13,GND via 要靠近pin脚打，不要拉的太远Better poor14，IC相邻两pin如有相连关系，则应拉出pin再连，不可在两pin 内侧直接相连Better poor 15，多条走线一起换层via要打的整齐美观Better poor16,打via时要照顾到内层plane的宽度要求Better poor17,非大电流之power和GND走线宽20mil以上。
如果IC pin的宽度小于20，则与pin同宽即可。
18,讯号线要先经过电阻电容再到connector pinBetter poor19,BGA打via要有技巧，不要堵塞其它层的走线或打碎内层plane, 如下图OK20,重要信号线不能走在转电压器件（如大电感、chock）等零件下方，这些零件下方也不要打其它viaBetter poor21，Crystal要包地，并打gnd via,如下图OK22，Audio 区域不允许穿插其它信号线（任何一层都不允许）23,当boardfile中有铺动态shape时，记得Dynamic fill这个选项一定要选中smooth，不然即使短路也不会产生drc24, 走线注意不要让防焊造成短路（下图兰色为防焊）且线距防焊、防焊距防焊至少3mil以上。
layout总结
Layout总结1、Layout的布局1）要注意电源的振荡电路布局要尽量的紧凑，缩短走线（EMC）；2）强电与弱点直接要间隔明显（安规电气间隙），不够加1mm以上冼槽；3）高压、电源、功率输入端口注意间距，1.3mm/100V（安规电气间隙）;4）滤波电容要尽量的靠近滤波信号5）大的重的元件尽量放在板子的中间（要根据实际的结构布局）6）片阻、片容元件、玻璃管元件离板边至少要在3mm以上，不够加冼槽；塑封带管脚至少要在2.5mm以上，不够加冼槽；7）片阻、片容元件最好是平行与板边，防止变形失效8）要注意整体布局的整齐美观；9）注意元件位置避免干涉；10）电解电容、光耦等寿命元件要原理发热器件（功率管等）11）插件方向保持一致(如电解电容正负方向最好保持一致2、走线1）所有的线要以短而粗为基本原则2）注意强电与弱电间的走线间距，不够时要通过开槽来保证间隙距离3）注意模拟信号与数字信号线的区分与隔离4）注意通讯信号线一般要走双绞线5）高频信号要走蛇形线以保证走线的等长6）加泪滴或者铜皮来加固焊盘3、地线1）要保证地线信号的完整性2）要区分数字地与模拟地3）要注意电源地与信号地的隔离，防止电磁干扰4）覆铜属性为地时要注意走线铜的间距5）注意PCB铜皮均匀性，避免PCB变形翘曲6）铺铜皮与THT焊孔间距最好不低于15mil4、制板的工艺1）拼版时注意整体连接的可靠性2）注意加工的切割方便3）通过开槽保护板边的元器件4）板子边角最好是圆弧状，防止加工时碰伤5）不要遗漏Mark点6）工艺边加安装孔便于PCB厂家作业7）板与板间的冼槽1.5mm最佳；5、标识8）关键端口，烧录口要求标识，便于维修生产作业；。
LAYOUT过程中应注意的问题
LAYOUT过程中应注意的问题：1．Placement时应先将有固定位置的零件放置，其次是大零件的摆放（NB，SB，PCI，CHIPIC，IDE，FDD，CD-ROM等），最后是一些小的零件。
2．在摆放元件时，首先要计算走线的空间，大致规划好内层的分割以及走线的层次，哪些线走哪层都首先要规划好。
3．CLK GEN的电路尽量不要摆在靠近板边，零件的摆放要紧缩而少面积，且要摆置在各时钟信号适中的位置。
4．类比电路与逻辑电路的零件的摆放要完全分离。
且他们的GROUND也要独立分开。
5．POWER部分零件的PLACEMENT要集中在一起，且顺序明确，他们的TRACE要尽量的短宽而直接。
6．LAYOUT时，在PLACEMENT完成后，应先拉CLK线和电源线以及地线，然后再从连接线密集的地方开始layout。
它奉行的原则是：从鼠线密集的地方下手，短线先连接。
7．CLK TRACE 要减少转弯的次数，少用VIA（即少换层），不能超过两个，且越短越好。
8．PCB LAYOUT完成后，多余的空间要尽量铺成地，并打VIA与内层地多点连接，这样可以减少电路形成的环面积。
9．将CLK信布线于相邻于GROUND PLANE且不相邻于POWER PLANE，可得最佳EMI 效果。
且各种高速信号（如CPU，DIMM，AGP等的信号）最好都能运用此方法，做不到时，也尽量不要跨POWER层。
10．层与层间的走线最好垂直布线，因为正交可以减少辐射耦合。
11．避免走线的不连续性。
传输线突变的点是阻抗不连续点，如直角、过孔等，他将产生信号的反射，应尽量避免。
12．外层信号避免通过内层，内层的信号也避免跑到外层。
因为内层的信号线属于带状线，而外层信号线属于微波线，两种不同类型的信号线的阻抗是不同的，如果信号从内层到外层，或从外层到内层，就会产生反射。
13．串扰是信号间不希望有的耦合，它有容性和感性串扰。
容性串扰就是信号线间的容性耦合，当信号线在一定长度上靠得比较近就会产生，因此走线时尽量将信号线分开的远一些，以减小这种容性串扰。
Layout 注意问题
Layout中注意的几项:
1、沿着PCB的每层边沿绕25 mils宽的ground trace。
并且在此地线上每隔100
mils 打孔，将每层地连起来。
其主要目的是为了使整个PCB的EMC问题。
2、PCB板中的晶振所在的位置所在的区域不能走线，这样是为了防止其他走线
对CLK的影响。
3、数字地和模拟地需要用moat 隔开。
为了使信号产生的回路尽量小。
4、拉线顺序：先拉high speed signals 后拉low speed signals ，因为高频信号对
周围环境的要求高，并且会对周围信号产生串扰。
5、差分信号中，每组signal 请在同一层，，通孔最多2个，因为每个会产生寄
生电容和电感。
6、一层与相邻的另一层的走线尽可能的垂直，尽量不要平行。
7、走线时注意信号的电流大小来确定线宽和线距（1A约为40mils）
8、天线与易受干扰的信号避开，如power 时序或者晶振。
9、Differential signals 布线时同对信号要等长。
10、Differential signals 长度匹配的方法
11、所有的线算线长是只算到pad处（焊盘边），
12、过孔的位置：
13、高速信号布线时需要拐弯时的角度
因为锐角会发生尖端放电，直角会产生EMI问题，所以选择135度。
layout检查注意总结
Layout 检查注意总结点个人一些layout PCB 总结，如有忽略或者不当可以自行思考。
1、晶体、晶振布局和走线要求器件表层内层都需要净空区，时钟走线立体包地好，下方绝不允许电源走线、敏感走线等2、EMI 器件的位置使用ESD 器件要靠近输入端摆放，而不是靠近保护器件摆放，以快速吸收静电波峰，使之释放瞬间静电到地。
注意ESD 器件接地端必须尽快下到主地，减少静电回路。
注意ESD 器件参数中的开启电压、击穿电压、钳位电压适用电压电路，注意高速信号上的ESD 器件的结电容要求。
注意有些TVS 管是兼容抗浪涌的，多查datasheet 的参数。
一些线路上串1K 电阻也会对静电有一定防护效果，希望看到的朋友注意这点。
3、高速信号走线要求和注意点高速信号必须做等长和等效阻抗处理，等长的要求根据平台要求而定，比如高通平台要求MIPI 高速差分走线组内不超0.7mm，组间不超 1.4mm，阻抗要求100欧。
避免隔层有大电源和敏感走线（比如DCDC、audio、clk），要求立体包地。
4、DCDC 电源走线宽度和要求电源走线要求满足电流宽度要求，比如VBAT 起来瞬间电流最大达到2A 多，要保持余量就会要求走线满足3A（3mm 宽）。
DCDC 电源走线靠近敏感线或者高速线时，如果中间只隔了一根底线，建议隔开宽点，中间底线多打孔到主地。
每条电压一定要注意最大电流大小，需要线宽达到要求。
5、敏感线音频走线、时钟走线要求立体包地，避免和大电源隔层交叉，音频器件远离天线、RF、数字信号。
喇叭走线保证15mil 以上线宽。
MIC 和耳机信号的一些滤波电容靠近输入端摆放，减少噪声输入。
注意IQ 差分走线包地处理，避免和CLK，射频输出线平行。
特别注意平台要求的一些信号线的电容靠近芯片摆放，接地端下主地要求，必须严格执行。
6、射频走线要求、天线走线要求首先要注意RF 输出要原理RF 输入。
发射端匹配电路靠近主芯片一端，接收端匹配电路靠近LAN 端或FEM 一端。
PCB板layout的12个细节
PCB板layout的12个细节1、贴片之间的间距贴片元器件之间的间距是工程师在layout时必须注意的一个问题，如果间距太小焊膏印刷和避免焊接连锡难度非常大。
距离建议如下贴片之间器件距离要求：同种器件：≥0.3mm异种器件：≥0.13*h+0.3mm（h为周围近邻元件最大高度差）只能手工贴片的元件之间距离要求：≥1.5mm.上述建议仅供参考，可按照各自公司的PCB工艺设计规范2、直插器件与贴片的距离如上图，直插式电阻器件与贴片之间应保持足够的距离，建议在1-3mm之间，由于加工比较麻烦现在用直插件的情况已经很少了。
3、对于IC的去耦电容的摆放每个IC的电源端口附近都需要摆放去耦电容，且位置尽可能靠近IC的电源口，当一个芯片有多个电源口的时候，每个口都要布置去耦电容。
4、在PCB板边沿的元器件摆放方向与距离需要注意由于一般都是用拼板来做PCB，因此在边沿附近的器件需要符合两个条件。
第一就是与切割方向平行（使器件的机械应力均匀，比如如果按照上图左边的方式来摆放，在拼板要拆分时贴片两个焊盘受力方向不同可能导致元元件与焊盘脱落）第二就是在一定距离之内不能布置器件（防止板子切割的时候损坏元器件）5、相邻焊盘需要相连的情况需要注意如果相邻的焊盘需要相连，首先确认在外面进行连接，防止连成一团造成桥接，同时注意此时的铜线的宽度。
6、如果焊盘落在普通区域需要考虑散热如果焊盘落在铺通区域应该采取右边的方式来连接焊盘与铺通，另根据电流大小来确定是连接1根线还是4跟线。
如果采取左边的方式的话，在焊接或者维修拆卸元器件时比较困难，因为温度通过铺的铜把温度全面分散导致焊不上鱼差不下。
7、引线比插件焊盘小的话需要加泪滴如果导线比直插器件的焊盘小的话需要加泪滴上图右边的方式。
加泪滴有如下接个好处：(1) 避免信号线宽突然变小而造成反射，可使走线与元件焊盘之间的连接趋于平稳过渡化。
(2) 解决了焊盘与走线之间的连接受到冲击力容易断裂的问题。
开关电源Layout：记住这5大规则就够了！
开关电源Layout：记住这5大规则就够了！引言PCB Layout是开关电源研发过程中的极为重要的步骤和环节，关系到开关电源能否正常工作，生产是否顺利进行,使用是否安全等问题。
开关电源PCB Layout比起其它产品PCB Layout来说都要复杂和困难，要考虑的问题要多得多，归纳起来主要有以下几个方面的要求：一、电路要求1PCB 中的元器件必须与BOM一致。
2线条走线必须符合原理图,利用网络联机可以轻做到这一点。
3线条宽度必须满足最大电流要求,不得小于1mm/1A,以保证线条温升不超过70℃.为了减少电压降有时还必须加宽宽度。
4为了减小电压降和损耗,视需要在线条上镀锡。
二、安规要求1一次侧和二次侧电路要用隔离带隔开,隔离带清晰明确. 靠隔离带的组件,在10N的推力作用下应保持电气距离要求。
2 隔离带中线要用1mm的丝印虚线隔开,并在高压区标识DANGER / HIGH VOLTAGE。
3各电路间电气间隙(空间距离)：(1) 一次侧交流部分:保险丝前 L-N≧2..5mmL.N↔大地(PE) ≧2. 5mm保险丝后不做要求.(2) 一次侧交流对直流部分≧2mm(3) 一次侧直流地对大地≧4mm(4) 一次侧对二次侧部分4mm(一二次侧组件之间)(5) 二次侧部分:电压低于100V≧0.5mm电压高于100V≧1.0mm(6) 二次侧地对大地≧1mm5各电路间的爬电距离：(1) 一次侧交流电部分:保险丝前 L-N≧2..5mmL.N↔大地(PE) ≧2. 5mm保险丝后不做要求.(2) 一次侧交流对直流部分≧2mm(3) 一次侧直流地对大地≧4mm(4) 一次侧对二次侧≧6.4mm光耦,Y电容,脚间距≦6.4时要开槽。
(5) 二次侧部分之间:电压低于100V时≧0.5mm; 电压高于100V时,按电压计算。
(6) 二次侧对大地≧2mm.(7) 变压器二次侧之间≧8mm5导线与PCB边缘距离应≧1mm6PCB上的导电部分与机壳之空间距离小于4 mm时, 应加0.4 mm 麦拉片。
layout注意事项
Layout注意问题一：ESD 器件由于ESD器件选择和摆放位置同具体的产品相关，下面是一些通用规则：1．让元器件尽量远离板边。
2．敏感线（Reset，PBINT）走板内层不要太靠近板边；RTC部分电路不要靠近板边。
3．可能的话，PCB四周保留一圈露铜的地线。
4. ESD器件接地良好，直接（通过VIA）连接到地平面。
5. 受保护的信号线保证先通过ESD器件，路径尽量短。
二：天线13MHz泄漏，会导致其谐波所在的Channel: Chan5, Chan70，Chan521、586、651、716、781、846等灵敏度明显下降；13MHz相关线需要充分屏蔽。
一般FPC和LCDM离天线较近，容易产生干扰，对FPC上的线需要采取滤波（RC 滤波）措施和屏蔽FPC，并可靠接地。
靠近天线部分的板上线（不管什么类型）尽量要走到内层或采取一定的屏蔽措施，来降低其辐射。
（板内的其他信号可能耦合到走在表层的信号线上，产生辐射干扰。
）三．LCD注意FPC连接器的信号定义：音频信号线最好两边有地线保护；音频信号线与电平变换频繁的信号线要有足够间距；FPC上的时钟信号及其他电平变换频繁的信号要有地线保护减少EMI影响；LCD的数据线格式是否和BB芯片匹配？例如i80或M68在时序上要求不一致等问题。
设计中对LCM 上的JPEG IC时钟信号的频率，幅值要满足需求。
如果时钟幅度不够可能导致JPEG不工作或不正常；注意Camera的输入时钟对Preview的影响，通常较高的Preview刷新帧数要求时钟频率高。
布局上，升压电路远离天线；音频器件和音频走线；给Camera供电的LDO靠近Camera放置；主板上Hall器件的位置要恰当，不能对应上盖LCD屏的位置，否则上盖的磁铁不能正对着Hall器件。
四．音频设计PCB布局音频器件远离天线、RF、数字部分，防止天线辐射对音频器件（音频功放等）的干扰；如果靠的很近，应该考虑使用屏蔽罩。
PCBLayout不仅细致，还烦人！
PCBLayout不仅细致，还烦人！PCB Layout是一个比较细致的工作，其中不仅有规则的约束，还有很多大大小小的注意事项需要工程师去考虑，本文整理了一些在Layou中需要注意的细节问题，来对照下你是否都知道吧！01特殊元器件的布局•发热元件应放置在有利于散热的位置，例如PCB的边缘，并远离微处理器芯片;•特殊的高频元件应紧挨着放置，以缩短他们之间的连线;•敏感元件应远离时钟发生器、振荡器等噪声源;•可调电感器、可变电容器、按键开关、电位器等可调元件的布局应符合整机的结构需求，方便调节;•质量较重的元件应采用支架固定;•EMI滤波器应靠近EMI源放置。
02晶振的摆放晶振由石英晶体构成，容易受外力撞击或跌落的影响，所以在布局时，最好不要放在PCB边缘，尽量靠近芯片摆放。
晶振的摆放需要远离热源，因为高温也会影响晶振频偏。
03器件去藕规则在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定，推荐电源经过滤波电容后连到电源管脚上。
04对于IC的去耦电容的摆放每个IC的电源端口附近都需要摆放去耦电容，且位置尽可能靠近IC的电源口，当一个芯片有多个电源口的时候，每个口都要布置去耦电容。
05电解电容远离热源在设计时，PCB工程师首先要考虑电解电容的环境温度是否符合要求，其次要使电容尽可能的远离发热区域，以防电解电容内部的液态电解质被烤干。
06贴片之间的间距贴片元器件之间的间距是工程师在layout时必须注意的一个问题，贴片之间的间距既不能太大（浪费电路版面），也不能太小，避免焊锡膏印刷粘连以及焊接修复困难。
间距大小可以参考如下规范：•相同器件：≥ 0.3mm•不同器件：≥ 0.13×h+0.3mm（h为周围近邻与器件最大高度差）•手工焊接和贴片时，与器件之间的距离要求：≥ 1.5mm。
07元器件引线宽度一致08保留未使用引脚焊盘比如上图一个芯片其中两个引脚不要使用的情况，但是芯片实物引脚是存在的，如果像上图右边的方式两引脚就处于悬空状态很容易引起干扰。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电源板Layout注意点
做了几年的电源板的layout，自己总结了一些主要注意的地方，我认为主要是从下面这几个地方考虑：
一、 功率回路部分
功率板中比较重要首当其冲的就是功率回路部分，在layout的时候应该首先要知道所布的功率部分的电路性质，在电源中功率电路主要分di/dt电路和dv/dt电路，这两种电路在布局走线的时候走法是不一样的。
di/dt电路因为它的单位时间内电流的变化比较大，所以这部分电路在走线的时候重点要关注整个电路的环路面积应尽可能的小，最好是一个环路的走线在不同的层重叠走，这样电路的环路面积最小，本身产生的干扰可以自身就耦合掉
dv/dt电路它的侧重点就完全不一样，因为这种电路在单位时间内电压变化会比较大，所以它容易对外界产生干扰，所以这种电路在走线的时候铜皮不能太宽，在满足承载电流的情况下铜皮宽度尽可能的小，不同层的重叠区域尽可能小，敏感信号尽可能远离这些走线
二、 驱动部分
驱动部分的线首先要考虑整个驱动回路的面积，要尽可能的小，要远离干扰源，离被驱动的部分尽可能的近。
像MOS管之类工功率元件的驱动，在走线的时候要特别注意G极和D极的走线不要平行走，因为在大多数情况下MOS管的D极部分的电路是dv/dt的电路，G极是驱动电路，如果平行走的话，驱动信号很容易被干扰，从而导致MOS的误动作
三、 采样信号
在功率板中像一些电压采样和电流采样之类的采样信号也是至关重要的，因为这些信号准确与否直接关系到控制端，所有这些采样信号也要尽量避开其他信号，如果有条件的话这些采样信号可以用差分采样，并且在相对应的走线地方能够给他们一个完整的地平面
四、 地的处理
地的重要性就更不用说了，无论在哪种板子上，对于地的处理都是非常重要的。
在功率板中地相对来说会比较复杂，因为很多时候功率部分走大电流的地、控制部分一些小电流的地都是共地的，所以这时候这些地的处理显的非常重要，在我的经验中处理好这些地，关键是选择一个正确的单点连节点，因为每个电源的设计不一样，所以这个单点连接点的选择也是不一样的，我在小功率光伏逆变器中一般都是选择BUS电容的一个地管脚，变频器中我一般是将大电流中的一个电容的地管脚引一根比较粗的走线到开关电源输入端的那个电容的地管脚上，然后再从这个地管脚引到开关电源后面出来的那些小电流的地平面上，当然还有一些别的地，如晶振的地、采样的地等，每个公司的设计规则不一样，走法也不一样，网上对于地的处理的资料也比较多
五、 安规
安规在电源产品的设计中是不可或缺的，对于不同国家不同地区相应的安规法规要求也是有区别的，还有应用环境的污染等级和海拔高度都会对安规要抓的距离有比较大的影响，所有我们在设计之初一定要搞清楚上面这些因素，如果有安规工程师的话可
以请他们给出比较专业的爬电和电气间隙的距离，我们实际PCB Layout的时候要特别注意那些金属元件在PCB上所在区域，比如保险丝，它两头是金属的中间是非金属，如果没有座子的话，保险丝的两头金属的会和PCB接触，所有保险丝周围的表层走线要注意避开这些金属区域
六、 散热
对于那些功率比较大的系统来说，散热也是至关重要的，这个一般情况下要和结构配合好，在设计之前要了解整体结构的散热方式，是自然冷却、风冷还是水冷，其中风冷又分吸风和吹风，这些都会对布局产生比较大的影响
七、 E MC
主要是一些功率部分的走线宽度尽量不要发生突变，如果需要拐弯，拐弯的地方也尽量做的平和一点，不要突变，还有就是有时候会有大电流、小电流、采样信号中有些虽然有些是共用一个网络，但是自在走线的时候不要 共用一个回路，要分开走，各走各的回路比较好。