全定制设计——共源共栅放大器

实践教学要求与任务:
设计一个共源共栅放大器，满足如下要求：
（1）电路面积最优；
（2）负载10PF电容；
（3）增益A=60；
（4）不限其余参数；
（5）采用gpdk0.18通用工艺库；
（6）完成全部流程：设计规范文档、原理图输入、功能仿真、基本单元版图、整体版图、物理验证等。

工作计划与进度安排:
第1-2天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；
第3-5天：完成设计，经指导老师验收后进入模块电路设计（验收设计文档）；第6-9天：完成模块电路代码输入，并完成代码的仿真（验收代码与仿真结果）；第 9-10天：约束设计，综合（验收约束与综合结果）；
第11-12天：布局布线，完成版图（验收版图结果）；
第13-14天：物理验证、后仿真，修改设计（验收物理验证结果和时序仿真结果）；第15天：整理设计资料，验收合格后进行答辩。

摘要
由于共源共栅放大器把电压信号转换为电流信号，而共栅放大器的输入信号可以为电压信号也可以为电流信号，如果将共源放大器输出的电流信号作为共栅放大器的输入，则构成了共源放大电路与共栅放大器的级联，即成级联放大器或共源共栅放大器，此结构放大器件与级联器件属于同一性质，可称为伸缩式级联。

本次课程设计利用全定制设计流程完成了一个共源共栅放大器，所有设计是在cadence公司全定制平台IC5141工具下完的，IC5141工具主要包括集成平台design frame work II、原理图编辑工具virtuoso schematic editor、仿真工具spectre、版图编辑工具virtuoso layout editor、以及物理验证工具diva。

设计流程（全定制）步骤包括以下内容，设计输入（Composer、ICStudio/DesignArchitecture、Sedit、ViewDraw）等，产生SPICE网表，模拟设计环境；设计验证（Hspice、Spectre、Eido、SmartSpice）等；版图编辑（Virtuso、ICStation、Ledit、Laker、CosmosLE）等包括各个Foundry的PDK；关于版图验证则需要的是DRC/ERC/LVS/LPE(Dracula/Diva/Asura、Calibre、Herculus、Tanner、Laker等；后仿真Tapeout。

关键字：virtuoso schematic editor；design frame work II；全定制；
目录
摘要 (3)
1 绪论 (5)
1.1 设计背景 (5)
1.2 设计目标 (5)
2 共源共栅放大器设计 (5)
2.1 创建设计库 (5)
2.2 电容设计 (6)
2.3 原理图设计 (6)
2.4 仿真电路设计..................................... 错误!未定义书签。

2.5 仿真波形. (9)
3 版图编辑与物理验证 (11)
3.1 电容版图设计 (11)
3.2 版图编辑 (12)
3.3 DRC检查.......................................... 错误!未定义书签。

3.4 LVS检查.......................................... 错误!未定义书签。

4 总结.................................................... 错误!未定义书签。

参考文献.. (17)
1 绪论
1.1设计背景
本次共源共栅放大器设计采用全定制设计平台cadence公司的IC5141。

IC5141工具主要包括集成平台design frame work II、原理图编辑工具virtuoso schematic editor、仿真工具、版图编辑工具virtuoso layout editor、以及物理验证工具diva等等。

接下来我们着重介绍原理图编辑工具tanner和集成于ADE(Analog Design Environment)的仿真工具spectre。

这里以cadence.3.2版的180nm pdk为例简单介绍工具的配置与使用，以便于我们可以了解并熟练的掌握相关知识，并合理的完成设计目标。

1. 2 设计目标
设计一个共源共栅放大器，满足如下要求：
（1）电路面积最优；
（2）负载10PF电容；
（3）增益A=60；
（4）不限其余参数；
（5）采用gpdk0.18通用工艺库；
（6）完成全部流程：设计规范文档、原理图输入、功能仿真、基本单元版图、整体版图、物理验证等。

2 共源共栅放大器设计
2.1 创建设计库
在ic5141中，设计的管理以库的方式进行。

库管理器中包含有设计使用的工艺库和ic5141软件提供的一些元件库，如analogLib，basic等。

用户在工作过程中建立的库也放在库管理器中。

无论画电路图还是设计版图，都和建库有关，
建电路图库的步骤如下。

（1）CIW界面点击File菜单，出现下拉菜单，选命令File New Library，出现“New Library”对话框。

（2）在对话框Library的Name项中输入新库名mylib。

在Technology File 项中提示：“如果要在这个库中建立掩模版图或其他物理数据，需要技术文件”若只要用电路图或HDL数据，则不需要技术文件。

（3）由于新建库后面还将用于版图绘制，选第二个选项，即“Attach to an e xisting techfile”，单击“OK“按钮，选择工艺库gpdk180，点击“OK“按钮完成新库的建立。

2.2 电容设计
本次设计的电路仿真是在Linux环境下，使用cadence公司IC5141的原理图编辑工具virtuoso schematic editor进行仿真的，采用的是工艺库gpdk180工艺。

根据设计要求，为了满足负载10PF电容和AV=60，我们选择多晶硅电容作为负载电容。

经计算可得，NMOS管内电容Cp=300pF。

由公式，容抗R=1/2πFC，W=2πF，g m=wc=2w Cp，Av= g mR，经过计算得出，本次设计NMOS管内电容Cp=300PF。

求容抗时，可以考虑选定频率F=20MHZ。

2.3 原理图设计
由于共栅共源放大器把电压信号转换为电流信号（该电流信号在负载上产生输出电压），而共栅放大器的输入信号可以为电压信号也可以为电流信号（电压信号可以转换成相应的电流信号），如果将共栅共源放大器输出的电流信号作为共栅共源的输入，则构成了共源放大电路与共栅放大电路的级联，即称级联放大器或共源共栅放大器。

M1产生正比于Vi的小信号漏电流并经M2流过R，M1为放大器件（也称为输入器件），M2为级联器件，且M1与M2具有相同的电流。

此类结构放大器与级联器件属于同一性质（即同为NMOS或同为PMOS），可称为伸缩式级联。

设计库建好后，就可以开始画电路原理图，具体过程如下。

（1）建立设计原理图：在CIW中选菜单项File New Cellview ,出现“Create New File”对话框，填写、选择相应的选项，点击OK按钮，进入原理图编辑器virtuoso schematic editor界面。

（2）例化并添加器件：在原理图编辑器中选择菜单项Add Instance（或者按快捷键i，或者点击编辑器左侧的工具栏Instance按钮均可），正确填写相关参数后，点击Hide按钮，在原理图编辑器中出现随鼠标移动的管子的symbol，放置到相应的位置即可。

然后依次添加所有器件管子模型。

（3）器件互联：连线有粗、细之分，粗线一般用来表示总线，普通的连线一般都用细线。

选择菜单项Add Wire(narrow)，（点击工具栏或者快捷键i均可），弹出窗口直接按Hide键隐藏，进行器件连接。

（4）完成连线后直接添加pin完成原理图输入。

选择菜单项Add pin（或者快捷键p或者工具栏pin均可），弹出pin选项表，先添加输入管脚，再添加输出。

最后得到原理图如下图2.1所示，选择菜单项Design Check and Save （shift-x）。

图2.1 共栅共源放大器原理图
2.4 仿真电路设计
（1）创建symbol
完成原理图之后，为便于进行仿真，需要进行symbol的创建。

在原理图编辑窗口，点击菜单项Design Create Cellview From Cellview，出现symbol生成选项表，按要求填写完相关参数后，点击OK按钮，symbol创建完成。

（2）创建仿真电路图
完成电路原理图的输入之后，为了对设计进行仿真和性能分析，需要建立一个仿真平台，将电源、各种激励信号输入待测的电路inv，然后采用仿真器进行分析。

1、建立设计原理图：在命令解释器窗口CIW中选菜单项File New Cellview ,出现“Create New File”对话框，填写、选择相应的选项，点击OK 按钮，进入原理图编辑器virtuoso schematic editor界面。

（同前述电路原理图输入时的操作一样）。

2、例化并添加器件：在原理图编辑器中选择菜单项Add Instance（或者按快捷键i，或者点击编辑器左侧的工具栏Instance按钮均可），正确填写相关参数，并依次添加各个器件。

3、器件互联：选择菜单项Add Wire(narrow)，（点击工具栏或者快捷键i 均可），弹出窗口直接按Hide键隐藏，进行器件连接。

最后得到的仿真电路图如图2.2所示，择菜单项Design Check and Sav （shift-x）。

图2.2 共源共栅放大器仿真电路图
2.5 仿真波形
对于ic5141模拟设计环境ADE来说，默认的仿真器是spectre，这里直接采用spectre对设计进行仿真和分析。

（1）启动模拟设计环境ADE（Analog Design Environment）：在窗口中选择菜单项Tools Analog Environment，随即启动ADE。

（2）添加模型与仿真文件：在窗口界面中，选择菜单项Setup Model Libraries，进入Model SetupLibrary，然后点击右下角的Browse按钮，选择模型文件后缀为.scs。

在Section(opt)下的框中填入stat类型中填写NN，点击Add按钮添加模型文件，最后点击OK选中模型文件并退出。

选定模型后，还需要设置仿真文件。

选择菜单项Setup Simulation Files，弹出的窗口中填入仿真文件的路径，点击OK完成设置。

（3）设置分析类型：根据不同的需要，可以对电路进行不同类型的分析。

在ADE界面中，选择菜单项Analyses Choose，选择仿真参数和类型，点击OK 按钮完成设置回到ADE界面。

（4）信号分析输出捕捉：这里选择需要查看的信号。

在ADE界面中，选择菜单项Output To be plotted Select On Schematic，此时invTest的原理图窗口变成活跃的，直接用鼠标点击需要查看的信号即可。

电路图中选择连线会在输出中添加该线的电压；选择一个器件的端口则会添加这个端口的电流作为输出；直接选择一个器件则会把该器件的所有端口电流都加以输出。

（5）运行仿真与波形查看：选中信号后回到ADE窗口，此时的窗口内容如下图2.3所示。

图2.3 完成设置的ADE窗口
在图2.3中，选择菜单项Simulation→Netlist and run（或相应工具栏按钮），运行仿真，直接点击OK关闭弹出的欢迎页（Welcome to spectre）。

随即出现仿真文字输出和波形输出。

如果电路没有修改，也可以直接选择Simulation →Run。

如果没有需要的输出结果，可以在输出窗口和CIW窗口中都看到输出信息，分析错误类型。

仿真结果如图2.4所示。

图2.4 波形仿真图
由图2.4可以看出，增益Av=60，满足设计要求，电路仿真通过。

3 版图编辑与物理验证
本例程采用工具软件为cadence平台ic5.1.41，主要为Virtuoso®，用于原理图、版图输入，DIVA®用于提取、DRC、LVS。

操作系统为Red Hat Enterprise Linux AS 4。

设计库采用cadence公司的Generic Process Design Kit gpdk180，版本为3.2；库中已经包含模型文件和各种工艺与规则文件。

首先建立一个基本器件版图库，再将器件加上参数，使之成为参数化单元库。

然后在参数化器件基础上，绘制设计的版图（称之为层次化）。

最后对设计版图进行版图提取、DRC/LVS验证。

需要注意的是，gpdk180库中所有底层的基本器件，包括mos管、电阻、电容等都是参数化的，而且目前厂家的工艺库大多以pdk的形式提供，基本器件都是参数化的，绘制版图时不需要绘制底层版图。

3.1 电容版图设计
本次设计需要一个10PF电容。

我们选择W=0.18um，综上所述得出L=5.5cm。

3.2 版图编辑
要求为设计单独建一个库，例示中命名为mylib。

操作同前述所有的建库操作一样，相应窗口和内容如图 3.1所示。

选中“Attach to an existing techfile”项，点击按钮OK。

图3.1 建立设计库
然后进行版图编辑，所有设计规则严格按照要求设计。

（1）NMOS器版图绘制：先绘制一个NMOS管版图，按照Pimp，Nimp，Oxide，Metall，Poly，Cout的顺序，将事先设计好的条形框尺寸进行绘图。

注意在编辑窗口绘制不同图层时需要在LSW界面选择所需要的条形栏，然后再回到编辑窗口，选择相应的条形栏后进行绘制。

当然一个NMOS管版图绘制成功后，我们再添加一个一样的NMOS管版图，因为此次设计需要2个相同的NMOS管。

（2）电容版图添加：按照电容版图设计的要求进行设计即可。

（3）连线：采用Metal1和Poly进行连线，接口pin用Metal1连接出来。

其中电源、地线、输入、输出的漏极直接采用Metal1连接就可以了；Poly的连接需要在Poly上做一个cont，再通过Metal1。

如某些金属线进行连接时出现了重叠，则需要采用不同的金属线（Metal2等）进行连接，以免造成设计线路的混乱。

（4）添加pin：就是在版图上相应的位置加标识。

这里共有五个接口pin：
输入信号Vi、输出信号Vo、电源vdd!和vdc!、地gnd!，，而这五个pin的I/O 类型是不同的，在进行添加时一定要注意不同接口所需要选择的类型。

如下图所示：
图3.2 共源共栅放大器版图
3.3 DRC检查
设计规则是集成电路版图各种几何图形尺寸的规范，DRC是在产生掩模图形之前，按照设计规则对版图几何图形的宽度、间距及层与层之间的相对位置等进行检查，以确保设计的版图没有违反预定的设计规则，能在特定的集成电路制造工艺下流片成功，并且具有较高的成品率。

不同的集成电路工艺都具有与之对应的设计规则，因此设计规则检查与集成电路的工艺有关。

在版图编辑界面，执行菜单命令VerifyDRC，启动DIVA，弹出DRC窗口。

点击OK按钮，运行DRC，结果在CIW中显示。

若出现错误，则在版图中错误的地方会高亮显示。

然后我们将查看CIW中的错误提示，并回到版图编辑窗口进行修
改，直到DRC通过，CIW中显示没有错误，CIW显示报告如图3.2所示。

图3.3 CIW显示报告图
3.4 LVS 检查
LVS有好几个对比的对象，但通常是指版图的提取与电路原理图之间的对比，因此这两个文件是一定要具备。

首先进行版图的提取。

在inv单元版图编辑窗口执行菜单命令VerifyExtract命令进行版图提取，直接点击OK按钮就可以完成提取，保存在当前库。

留意CIW中的提取提示。

为避免版图之间混淆，可以关闭inv单元版图编辑窗口，然后再在CIW窗口打开提取的版图。

File Open…，出现如图3.3所示的窗口，打开提取的版图进行LVS检查。

图3.4 打开提取版图
原理图就是前面仿真的电路图一并打开。

在提取的版图窗口执行菜单命令Verify LVS…，出现如图3.4界面。

图3.5 LVS表项
在schematic或extracted项下可以采用browse按钮选择对应的单元和视图，或者点击各自对应的按钮“Sel by Cursor”，然后再去点击相应的scematic 或者extracted版图窗口，就会发现相应的空格位置已经填上正确的内容。

点击Run按钮运行LVS检查，弹出提示信息如图3.5所示，点击Close即可。

图3.6 LVS结束提示
总结
本次课程设计中我了解到了全定制设计的流程，分别为：原理图设计、电路仿真、单元版图设计、整体版图设计、物理验证等。

而全定制设计流程和半定制IC设计流程相比，全定制设计缺少“综合（synthesis）、布局布线（place and route）”等步，说明全定制设计不可能或者很困难实现综合和自动布局布线。

在本次课程设计的过程中，我了解到全定制设计的电路是一些规模比较小，需要非常好的性能，并且重复利用率很高的“关键电路模块”，很多是模拟电路，或数模混合电路。

但是全定制IC设计不等于模拟电路设计，尽管该设计中一般模拟成份很高，有些数字电路也采用这种方式设计，这类电路往往需要很高的性能（高速、低功耗或高信噪比、低芯片面积等），采用传统的数字电路的“综合”得出来的电路达不到要求，所以也得用全定制的方案。

参考文献
[1]宋焕明著. 模拟集成电路. 北京：机械工业出版社，2009.
[2]江国强. EDA技术与应用[M].北京：电子工业出版社，2012.
[3]王志功著. CMOS模拟集成电路设计. 北京：电子工业出版社，2005.
[4]拉扎维. 模拟CMOS集成电路设计[M]. 西安：西安交通大学出版社，2003.
[5]Alan Hastings著. 模拟电路版图的艺术（第二版）. 北京：电子工业出版社，2013.。