一种高精度BiCMOS电流模带隙基准源

一种高精度BiCMOS电流模带隙基准源
李沛林;杨建红
【摘要】采用Xfab 0.35 μm BiCMOS工艺设计了一种高电源抑制比(PSRR)、低温漂、输出0.5 V的带隙基准源电路.该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调.利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～+120 ℃范围内变化时,输出基准电压的温度系数为15 ppm/℃;电源电压在2～4 V范围内变化时,基准电压摆动小于0.06 mV;低频下具有-102.6 dB 的PSRR,40 kHz前电源抑制比仍小于-100 dB.
【期刊名称】《现代电子技术》
【年(卷),期】2010(033)016
【总页数】4页(P202-204,210)
【关键词】电流模带隙基准;基准电压修调;电源电压抑制比;温度系数
【作者】李沛林;杨建红
【作者单位】兰州大学物理科学与技术学院,微电子与固体电子学研究所,甘肃,兰州,730000;兰州大学物理科学与技术学院,微电子与固体电子学研究所,甘肃,兰州,730000
【正文语种】中文
【中图分类】TN432-34
在模拟及数/模混合集成电路设计中，电压基准是非常重要的电路模块之一，而通
过巧妙设计的带隙电压基准更是以其与电源电压、工艺、温度变化几乎无关的特点，广泛应用在LDO及DC-DC集成稳压器、射频电路、高精度A/D和D/A转换器
等多种集成电路中。

随着大规模集成电路的日益复杂和精密，亦对带隙基准电压的温度稳定性提出了更高的要求[1]。

传统的带系基准电压源只能产生固定的近似1.2 V的电压，不能满足在低压场合的应用。

电流模带隙电路采用正温度系数的电流支路(PTAT)和负温度系数的电流支路(CTAT)并联产生与温度无关的基准电流。

然后
让此电流在电阻上产生基准电压[2-5]。

电流模带隙结构可以得到任意大小的基准
电压。

本文提出一种新的电流模带隙结构并采用一阶温度补偿技术设计了一种具有良好的温度特性和高电源抑制比，并且能快速启动的新型BiCMOS带隙基准电路。

该电路结构简单且实现了低输出电压的要求。

1 带隙电压基准源的设计
1.1 传统电流模基准源结构原理
传统的电流模式带隙基准电路[6]，在运算放大器的2个输入端加入阻值相等的2
个分流电阻，输出基准由2个电流的和电流流过电阻获得。

电路结构如图1所示。

图1中，Q1发射区面积是Q2的N倍。

由于放大器处于深度负反馈，A、B两点的电压相等。

流过R1的电流为I1为PTAT电流，流过R2的电流I2为CTAT电流，则有：
I1=ΔVbe/R1=VTln(N)/R1
(1)
I2=Vbe/R2
(2)
Vref=R3(I1+I2)=R3(VTlnN/R1+Vbe/R2)
通过合理选取R1,R2和N的值，可得具有零温度系数的输出电压Vref。

通过改变R3可以得到不同的基准电压。

1.2 新型BiCMOS带隙基准电路的设计
常见的电流模带隙电路结构在运算放大器的输入两端加入阻值相等的分流电阻，输出基准由2个电流的和电流通过电阻获得可以获得相对小的基准电压，这种结构
的基准电路存在第三简并态的问题[7-8]。

由于第三简并态的存在使电流模基准电
路的应用受到很大限制。

本设计采用电流模结构带隙基准来得到任意大小的输出电压，并且通过特殊的结构消除第三简并态的问题。

通过增加修调电路对输出电压进行微调，提高了基准源的精度。

带隙基准源核心电路如图2所示。

图1 传统电流模结构带隙基准源原理图
图2 带隙基准核心电路
图2中各个MOS管具有相同的长宽比。

晶体管Q1与Q2发射极面积相同、Q3
与Q4发射极面积相同、Q1与Q3的发射极面积比为1:n。

Rs和Rt为修调电阻。

放大器AMP1和AMP2处于深度负反馈。

AMP1使得a和b两点的电压相等，
而AMP2使得电压VR2等于Vbe3。

通过M1、Q1、Q2支路和M2、Q3、Q4
支路的电流相等设为I1。

通过M6、R2支路的电流设为I2。

可得到如下的表达式：I1=(2VTln n)/R1
(4)
I2=Vbe3/R2
(5)
式中：I1具有正的温度系数，I2具有负的温度系数。

I1和I2分别镜像到M3和
M7求和后得到不随温度变化的基准电流。

此电流通过R3,R4以及修调电阻Rs,Rt 产生基准电压Vref。

由于IC工艺的随机性，薄膜电阻会有(10%的变化，所以本
设计用外部修调电路对输出基准电压进行精确控制，通过激光修调或数字电路控制修调电阻的个数可以对输出电压进行微调。

作为一般结论考虑串联电阻Rs个数为x，并联电阻Rt的个数为y，得到：
V2= (I1+I2)·[R3//(Rt/y)]=
(6)
(7)
通过式(6)可知，调节R2/R1的值，使Vref的温度系数近似为零。

通过增大串联
电阻Rs个数x来增大Vref，而增加并联电阻Rt的个数y达到减小Vref的目的。

AMP1的反向输入端串联2个(而不是一个)正向二极管接地起到了减少噪声的作用，亦可以抑制放大器的失调电压对Vref的影响。

为了进一步减小运放失调对参考电
压的影响，可以考虑较大的Q1、Q3发射结面积比值。

此外，由于引入了修调电路，输出电压Vref可以稳定在0.5 V。

1.3 次级电压的生成
为了改善电源抑制比，不直接用主电源来供电，而是使用主电源电压VCC来产生
一个次电压VCC1来供电(如图2所示)，以提高这种新型带隙基准电路的电源抑制比。

其电路如图3所示。

该电路中，AMP3处于深度负反馈状态，根据运放虚短原理可知电容C的作用是
去除电源电压交流成分的影响。

1.4 电路启动及简并点分析
因为常规电流模带隙结构引入了新的电流通道，使每支路都有2个电流通道，因
此存在着第三种可能的简并态。

文献[9-10]给出了解决第三简并态的解决办法，但
是其启动电路复杂。

本设计实现电流模结构的同时没有引入额外的电流通路，故只存在2个简并态：零点态和工作态。

所以，所需启动电路简单，其结构如图4所示。

图3 次电压VCC1产生电路图4 启动电路
图4中M点与核心电路中AMP1输出端的M点相连，当AMP1输出高电平时，核心电路中各PMOS不能导通。

这时启动电路通过反相器的作用使M10导通，
M10的漏端接核心电路中的a点，从而M10开始对a点充电，使电路脱离零电
流状态。

电路导通以后，M点输出低电平使M10关断，启动电路从主电路脱离。

1.5 电路中运算放大器的设计
本设计中考虑放大器的重要性能指标是开环直流增益大、电源抑制比高。

运放结构如图5所示，采用两级放大结构：第一级是双端输入单端输出的以共源共栅PMOS为负载的折叠共源共栅结构；第二级为共源放大(两级中间用电容做补偿)。

这样的结构提供足够高的直流增益，同时共源共栅负载的应用，不仅提高了开环直流增益而且增大了电源抑制比。

图5 放大器核心电路
2 带隙基准电路仿真结果
电路采用Xfab 0.35 μm BiCMOS的工艺模型库，用Cadence Specte仿真器对
电路进行仿真模拟。

当电源电压为3.3 V时，图6和图7分别是温度相关性和电
源抑制比(PSRR)的曲线图。

结果显示，本带隙基准输出0.5 V稳定电压，在-40～+125 ℃的温度范围内，温漂为15 ppm，电路表现出良好的温度特性。

同时，低频时基准电压源的电源抑制比可达-103 dB，在40 kHz以前电源抑制比小于-100 dB。

图8是本电路在不同工作电压下的输出电压，可见电路正常启动电压为2 V，电路启动后基准电压的变化小于0.06 mV。

图6 基准电压与温度的关系
图7 电源抑制比(PSRR)
图8 基准电压与电源电压的关系
3 结语
带隙基准电压电路作为模拟电路中的重要模块对A/D采集精度、电源管理芯片的性能都有重要影响。

本文设计了一种高精度、高电源抑制比、低电压的带隙基准电路，并且实现了对基准电压的外部修调。

结果表明：电路在3.3 V电源电压，-40～+125 ℃下能提供稳定的0.5 V基准电压输出，温漂15 ppm，低频时电源抑制比-103 dB，达到了设计要求。

参考文献
[1] PLETERSEK A. A compensated bandgap voltage reference with sub-1-V supply voltage [J].Analog Integrated Circuits and Signal Processing, 2005, 44(1): 5-15.
[2] BANBA H, SHIGA H , UMEZAWA A , et al . A CMOS bandgap reference circuit with sub-1-V operation [J]. IEEE Journal Solid State Circuits, 1999, 34 (5): 670-674.
[3] BONI A. Op-amps and startup circuits for CMOS bandgap reference with near 12V supply.[J]. IEEE Journal Solid State Circuits, 2002, 37 (10): 890-894.
[4] MOKKNL, MOKPKT. A sub 1V 15 ppm/℃ CMOS bandgap voltage reference without requiring low threshold voltage device [J]. IEEE Journal Solid State Circuits, 2002, 37 (4): 526-530.
[5] XING Xin-peng, LI Dong-mei, WANG Zhi-hua. A novel CMOS current mode bandgap reference [J]. Journal of Semiconductors, 2008, 29 (7):1249-1253.
[6] 幸新鹏,李冬梅,王志华.CMOS带隙基准源研究现状[J].微电子学与计算
机,2008,38(1):57-63.
[7] YU Quan, CHAN E. Bandgap reference circuit for improved start-up: US, 6,710,641[P]. 2004-03-23.
[8] VITTOZ E A, NEYROUD O. A low-voltage CMOS bandgap reference
[C]//IEEE ISCAS. Kobe, Japan: ISCAS, 2005: 489-493.
[9] 孔令荣,熊立志,王振华.低压低功耗电流模CMOS带隙基准电路[J]. 微电子学,2008,38(3):449-452.
[10] 许长喜.低压低功耗CMOS带隙基准及启动设计[J].半导体学
报,2005,26(10):2022-2027.。