时钟课程设计报告

数字电路课程设计
学院班级
姓名学号
成绩指导老师
2011年7 月7 日
目录
引言 (3)
一. 课程设计分析 (4)
1.1设计意义 (4)
1.2设计目的 (4)
1.3设计要求 (4)
二．方案设计 (5)
2.1设计思路 (5)
2.2 方案设计 (5)
三．单元电路设计 (7)
3.1 555多谐振荡器 (7)
3.2秒脉冲发生电路 (9)
3.3秒和分计时电路 (9)
3.4小时计时电路 (11)
3.5显示电路 (11)
3.6校时电路 (12)
四．调试与检测 (14)
五．总结与体会 (15)
六. 元件清单 (16)
七．参考文献 (16)
附录 (17)
引言
20世纪末，电子技术获得飞速的发展，在其推动下，电子产品几乎渗透了社会den各个领域，有力的推动社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代越来越快。

数字
时钟已成为人民日常生活不可缺少的必须品，给人民生活、工作、学习、娱乐带来了极大的方便。

由于数字集成电路的发展和采用先进的石英技术，数字时钟具有走时准确、性能稳定、体积小、功耗小、等优点。

在许多电子设备多被应用到。

一设计意义及要求
1.1设计意义
(1). 了解数字钟的原理和功能
(2)．学会使用555定时器构成脉冲发生器
(3)．了解和掌握计数器，译码器和显示器的工作原理和使用方法
(4). 进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方
法，学会利用数字电路实现数字钟的功能
1.2设计目的
（1）熟悉集成电路的引脚安排
（2）熟悉各芯片的逻辑功能和使用的方法
（3）了解数字时钟的组成和及工作原理
（4）熟悉数字时钟的设计与制作
1.3设计要求
⑴．设计一个精确的秒脉冲信号产生电路
⑵．设计60进制、12进制计数器
（3）．设计操作方便的校时电路
二、方案设计
2.1 设计思路
数字时钟主要由译码显示器、校准电路、时计数、分计数、秒计数、震荡电路、单次脉冲产生电路。

其中电路系统由秒信号发生器、时分秒计数器、译码器及显示器、校准电路组成。

秒信号产生器是整个系统的时基信号，它
直接决定计时系统的精度。

系统工作原理：本实验用555构成的电路震荡电路加分频产生一秒的时间脉冲，将秒信号接入秒计数器、秒计数器采用六十进制计数器，每累计六十秒发出分脉冲进位信号，该信号作为分计数器的时间脉冲。

分计数器采用六十进制计数器，每累计六十分发出时的脉冲进位信号，该信号作为时计数器的时间脉冲。

“时计数器”是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟自动显示为01时00分00秒。

根据数字钟的设计思路，可以将它分为六个单元电路：振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。

扩展电路有：整点报时。

它们之间的连接关系见原理方框图，如图所示：
时显示器秒显示器
分显示器
时译码器分译码器秒译码器
整点报时
时计数器分计数器秒计数器
时钟校准
振荡器分频器秒脉冲
图1.数字时钟系统框图
由原理方框图可以看出，在整个数字钟电路中，计时电路是主体。

它不仅是显示电路的基础，还要与分频器，校时电路，译码电路配合来实现相应的功能。

而数字钟的准确性则依赖于由多谐振荡器构成的秒脉冲源的准确性，在连接实物时要将其输出信号的频率控制为1KHz。

由设计思路和原理方框图，经Multisim 仿真软件得数字时钟主体图：
U1
74LS191D A 15B 1C 10D 9
~U/D 5QA 3QB 2QC 6QD
7
~CTEN 4~LOAD 11~RCO 13MAX/MIN
12
CLK 14
U2
D_FF_NEGSR
D Q ~Q
RESET
CLK
SET U3
DCD_HEX
U4
DCD_HEX U5A 74LS00D U5B 74LS00D
U5C 74LS00D
U5D 74LS00D
VCC
5V
VCC
5V
VCC
5V
VCC 5V
U6
74LS92D
QA 12QB 11QD
8
QC 9INB 1R016R02
7
INA 14U7
74LS90D QA 12QB 9QD
11
QC 8INB 1R916R92
7
R012INA 14R023U8
DCD_HEX U9
DCD_HEX U10
74LS92D
QA 12QB 11QD
8
QC 9INB 1R016R02
7
INA 14U11
74LS90D
QA 12QB 9QD
11
QC 8INB 1R916R92
7
R012INA 14R023U12
DCD_HEX U13
DCD_HEX
U14A 74LS00D
U14B 74LS00D
U14C 74LS00D
U14D 74LS00D
U15A 74LS00D
U15B 74LS00D
U15C 74LS00D
U15D
74LS00D
R13.3kΩ
C10.01µF
J1
Key = A
R23.3kΩ
C20.01µF
J2
Key = A
A1
555_VIRTUAL
GND
DIS OUT
RST VCC
THR CON
TRI
VCC
5V
R44.87kΩ
R54.7kΩ
C30.1µF
C40.013µF
U16
74LS90D
QA 12QB 9QD
11
QC 8INB 1R916R92
7
R012INA 14R023U17
74LS90D QA 12QB 9QD
11
QC 8INB 1R916R92
7
R012INA 14R023U18
74LS90D
QA 12QB 9QD
11
QC 8INB 1R916R92
7
R012INA 14R023
图2. 数字时钟整体图
三、单元电路设计
3.1 555多谐振荡电路
秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质
量。

由振荡器与分频器组合产生秒脉冲信号。

振荡器: 通常用555定时器与RC 构
成的多谐振荡器，经过调整输出1000Hz 脉冲。

如图3，由555定时器和外接元件R 1、R 2
、C 构成多谐振荡器，脚2与脚
6直接相连。

电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R 1、R 2向C 充电，以及C 通过R 2向放电端D c 放电，使电路产生振荡。

电容C 在2/3V cc 和1/3V cc 之间充电和放电，从而在输出端得到一系列的矩形波。

A1
555_VIRTUAL
GND
DIS
OUT
RST VCC
THR CON
TRI
VCC 5V
R4
4.87kΩ
R54.7kΩ
C3
0.1µF
C40.013µF
U174LS90D
QA 12QB 9QD
11
QC 8INB
1
R916R92
7
R012INA 14R023U274LS90D QA 12QB 9QD
11
QC 8INB
1
R916R92
7
R012INA 14R023U3
74LS90D
QA 12QB 9QD
11
QC 8INB
1
R91
6R92
7
R012INA 14R023
A1
555_VIRTUAL GND
DIS OUT
RST
VCC THR CON
TRI VCC
5V R25.1kΩ
R3100Ω
C110nF
C2
100nF
R1
2kΩ0.5%R410kΩKey=A
20%
VCC
2
3
51
4
图3.555构成的多谐振荡电路
适当调节滑动变阻器的阻值，可求得输出信号的T约为1mS，则输出信号频率约为1KHz。

3.2秒脉冲发生器
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。

由以上多谐振荡器输出的1ms脉冲通过三个74LS90进行十进制分频经第一片分频后为500HZ，经第二片分频后为10HZ,经第三片分频后为1HZ,即可得到1秒脉冲，如图4所示。

图4. 1秒脉冲发生器
3.3 秒和分计时电路
由74LS90和74LS92构成的60进制计数器，将74LS90设计成10进
制加法计数器，将74LS92设置6进制加法计数器。

将74LS90和74LS92按
A 1
555_V I R T U A L
G N D
D I S
O U T
R S T
V C C
T H R
C O N T R I
V C C
5V R 25.1k Ω
R 3100Ω
C 110n F
C 2100n F 3
R 1
2k Ω0.5%R 410k ΩK e y =A
20%51
2U 174L S 90D Q A 12Q B 9Q D
11Q C 8I N B
1R 916R 92
7R 012I N A 14R 023U 2
74L S 90D Q A 12Q B 9Q D
11
Q C 8I N B
1R 916R 92
7R 012I N A 14R 02
3U 3
74L S 90D
Q A 12Q B 9Q D
11
Q C 8I N B 1R 916R 92
7R 012I N A 14R 02
374
11
6
8
9
10
反馈清零法串接而成。

秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。

下图电路即可作为秒计数器，也可作为分计数器。

电路如图5所示
图5 秒和分计时电路
3.4 小时计时电路
小时计数器是一个“12”翻“01”的特殊进制计数器。

当数字时钟运行到12时59分59秒时，秒的个位再输入一个脉冲时数字时钟应该显示为01时00分00秒。

其电路连接方式如图6所示
图6.小时计时电路
3.5 译码和显示电路
译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。

我所采用的译码和显示器件为DCD_HEX。

此器件为译码和显示一体器件。

此处只需按照位权为8421相应的引脚连接即可。

只要将以上所做好的秒和分的计时电路，以及小时的计时电路，再加上数码管的连接电路，所有的串接起来就构成了译码的显示电路。

如图7所示
图7.显示电路图
3.6校时电路
校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。

对校时电路的要求是，在小时校正时，不影响分和秒的正常计数；S1、S2分别是时校正、分校正开关。

不校正时，S1、S2开关是断开的。

当校正时钟时，需要把S1和S2开关打开闭合，不影响其他位的正常计数。

通过开关控制，使计数器对1HZ的校时脉冲计数。

其中S1为校分用的控制开关，S2为校时用的控制开关。

校对脉冲采用1HZ脉冲，当S1
或S2分别为闭合时，可以进行校时。

电路图如所示：
图9.校时校分电路四、调试与检测
具体调试方法和步骤
（1）将555震荡器产生信号经分频器产生的信号外接到输出设备中，观察信号是否精准。

（2）将秒信号分别接入到时计数器、分计数器、秒计数器，观察时、分、秒是否符合各自的要求，是否正常工作。

（3）将一秒信号接入到秒计数器，秒得进位信号接入到分的时间脉冲，分的进位信号接入到时的时间脉冲，观察时分秒的整体功能。

（4）观察校时电路的工作，观察整体时钟的工作。

误差分析：
在555连线时应当预留下一段可以调整频率的调控范围，因为理论设计与实践还有些误差，这样可以使时间有更多的调整范围，使时间更精确。

在实际连线与调试过程中出项了不少问题，经常出现的是进位出错问题，进位的情况没有出现进位，不该进位的情况出现进位，经检测，原来是脉冲端多加了与非门以及反馈线路接错。

在实际经常出现计数不稳定，由于接线太多接在一起会有时出现接触不太稳定。

在进位时应当注意D触发器与92、90芯片的触发沿不一样，接线时应当注意，不然容易出现进位错误。

计数器的电源引脚、接地引脚没接好导致不工作。

经检查，原来是清零端R01、R02没有接地。

排除故障后，数字钟的“秒”显示器开始计时，但是“分”和“时”显示器却出现跳动的现象，猜测是“分”和“时”计数器受到干扰的缘故，经检查，原来是校时电路的开关有一段忘了接地，导致“分”和“时”的个位计数器INA的一端电平不确定。

接地后，显示器不再跳动。

五、体会和总结
经过一个星期的课程设计，期间遇到了许多问题，但最后都一一得到解决，现将体会和总结如下：
1设计之初应当考虑到要用到那些芯片，然后查出那些芯片的功能，如何用那些芯片的已知的芯片设计出我们理想要的逻辑功能。

2设计之初先设想整体结构，画出整体结构的框框图，根据整体框框图设计出整体设计流程图。

3.在设计某些模块的时候，应当认真对待每一个细节，一旦某个细节错
误，整体的功能都会受到影响，甚至无法运行
4.在设计接线时要有合理安排线路连接，使得线路清晰可观易于检查和
修改，也利于别人交流，如果电路乱得连自己都看不懂，那你就很难改进和扩展。

5在仿真软件里面设计的时候，如果接错，可以尝试改接下电路，这又时可以帮你接到正确的电路。

6.跟同学的交流也是很必要的，交流使自己能获得更多有利的信息，开
拓了思路，因此要重视与别人的交流。

7.要有较好的理论基础，整个实验都是在理论的指导下完成了，设计过
程中使用了许多理论课上学的内容，如真值表、卡诺图等，本次设计把理论应用于实践，加深了自己对理论知识的理解和掌握。

8在实物的调试与检测过程中，又会遇到许多意想不到的问题，需要我们去分析原因和解决问题。

有些现象能够证明我们所学知识的正确性，有些现象有说明理论和现实是有差异的，比如数字钟的调时问题。

理论上弹簧开关模拟单脉冲是可行的，但实际的“机械抖动”会影响调时的准确性和稳定性，这也是我们通过动手实践积累的经验。

六、元件清单
序号名称数量
1 74LS90N 5片
2 DCD_HEX_RED 6片
3 74LS92N 2片
4 74LS00N 3片
5 74LS74N 1片
6 555定时器1片
7 带弹簧的开关2个
8 3.3KΩ电阻2个
9 10kΩ可调电阻2个
11 5.1KΩ电阻1个
12 2KΩ电阻1个
13 0.1uF电容1个
14 0.01uF电容3个
参考文献：
1.李景宏，马学文.电子技术实验教程.沈阳：东北大学出版社.2002
2.王永军，李景华编著.数字逻辑与数字系统.北京：电子工业出版社，2002
3.高吉祥，易凡编著.电子技术基础实验与课程设计.北京：电子工业出版社，2002
4.李燕明庄效如模拟电子技术（第2版）.机械工业出版社.
5.梁淼姜明．数字电子技术基础（第2版）. 机械工业出版社.
附录：部分芯片功能参数表
5.1.1 74LS90
74LS90的引脚图如下图10所示
图10 74LS90的功能表
5.1.2 74LS48
74LS48的引脚图如下图11所示：
图11 74LS48的功能表：
5.1.3 555
555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。

555定时器是一种应用极为广泛的中规模集成电路。

该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。

因而广泛用于信号的产生、变换、控制与检测。

目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。

它们的结构及工作原理基本相同。

通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。

555定时器工作的电源电压很宽，并可承受较大的负载电流。

双极型定时器电源电压范围为5～16V，最大负载电流可达200mA；CMOS定时器电源电压范围为3～18V，最大负载电流在4mA以下。

555的引脚图如下图12：
图12
555的内部电路和功能：
图13
上面图13 是555定时器内部组成框图。

它主要由两个高精度电压比较器A 1、A 2，一个RS 触发器，一个放电三极管和三个5K Ω电阻的分压器而构成。

它的各个引脚功能如下：
1脚：外接电源负端V SS 或接地，一般情况下接地。

8脚：外接电源V CC ，双极型时基电路V CC 的范围是4.5 ~ 16V ，CMOS 型时基电路V CC 的范围为3 ~ 18V 。

一般用5V 。

3脚：输出端V o 2脚：T L 低触发端 6脚：TH 高触发端
4脚：D R 是直接清零端。

当D R 端接低电平，则时基电路不工作，此时不论T L 、TH 处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：V C 为控制电压端。

若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF 电容接地，以防引入干扰。

7脚：放电端。

该端与放电管集电极相连，用做定时器时电容的放电。

3
2
1
5K 5K
5K
+
-
T
Q
&
&
Q
+
-
A
A S
R
V 1
V 21
D
Q
V TH
TL
V R CC
V SS
12
8
4
5
6
3
7
1
2
C D
在1脚接地，5脚未外接电压，两个比较器A 1、A 2基准电压分别为CC CC V 3
1
,V 32的情况下，其功能如下表： 清零端D R 高触发端TH
低触发端
T L
Q n+1 放电管T 功能 0 ⨯ ⨯
0 导通 直接清
零
1 CC V 32
> CC V 31
> 0 导通 置0 1 CC V 32
< CC V 31
< 1 截止 置1 1
CC V 3
2
< CC V 3
1
> Q n
不变
保持
555定时器的功能表
5. 附图
实验照片：。