基于Camera Link的高可靠性图像数据传输设计

㊀２０２１年㊀第１期
仪表技术与传感器
Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ
２０２１㊀Ｎｏ．１㊀
收稿日期：２０１９－１２－２３
基于ＣａｍｅｒａＬｉｎｋ的高可靠性图像数据传输设计
甄国涌１，２，３，丁润琦１，２，张凯华１，２
（１．中北大学，山西太原㊀０３００５１；２．电子测试技术国家重点实验室，山西太原㊀０３００５１；
３．仪器科学与动态测试教育部重点实验室，山西太原㊀０３００５１）
㊀㊀摘要：针对高速图像数据在传输时可靠性低的问题，分别从硬件和逻辑两方面对图像传输接口进
行优化设计㊂在硬件上，采用ＣａｍｅｒａＬｉｎｋ为高速图像数据传输接口；在逻辑上，采用ＦＰＧＡ为主控制器，通过对ＣａｍｅｒａＬｉｎｋ接口时序优化设计，保证了数据传输的准确性，并且通过采用ＣＲＣ＋ＥＣＣ双校验结合的方法实现了图像数据在高速传输时多错重传㊁少错纠正，提高了数据传输的可靠性㊂经试验验证，该设计可实现在短距离㊁大数据量的情况下可靠传输，在较长距离传输时误码率低于一百亿分之一㊂关键词：ＣａｍｅｒａＬｉｎｋ；图像传输；双校验；时序优化；高速传输；低误码率
中图分类号：ＴＮ９１９㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２１）０１－００４３－０５
ＤｅｓｉｇｎｏｆＨｉｇｈＲｅｌｉａｂｉｌｉｔｙＩｍａｇｅＤａｔａＴｒａｎｓｍｉｓｓｉｏｎ
ＢａｓｅｄｏｎＣａｍｅｒａＬｉｎｋ
ＺＨＥＮＧｕｏ⁃ｙｏｎｇ１，２，３，ＤＩＮＧＲｕｎ⁃ｑｉ１，２，ＺＨＡＮＧＫａｉ⁃ｈｕａ１，２
（１．ＮｏｒｔｈＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａ，Ｔａｉｕａｎ０３００５１，Ｃｈｉｎａ；２．ＳｔａｔｅＫｅｙＬａｂｏｒａｔｏｒｙｏｆＥｌｅｃｔｒｏｎｉｃＴｅｓｔｉｎｇＴｅｃｈｎｏｌｏｇｙ，Ｔａｉｙｕａｎ０３００５１，Ｃｈｉｎａ；
３．ＫｅｙＬａｂｏｒａｔｏｒｙｏｆＩｎｓｔｒｕｍｅｎｔＳｃｉｅｎｃｅａｎｄＤｙｎａｍｉｃＴｅｓｔｉｎｇ，ＭｉｎｉｓｔｒｙｏｆＥｄｕｃａｔｉｏｎ，Ｔａｉｙｕａｎ０３００５１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ａｉｍｉｎｇａｔｔｈｅｐｒｏｂｌｅｍｏｆｌｏｗｒｅｌｉａｂｉｌｉｔｙｏｆｈｉｇｈ⁃ｓｐｅｅｄｉｍａｇｅｄａｔａｄｕｒｉｎｇｔｒａｎｓｍｉｓｓｉｏｎ，ｔｈｅｉｍａｇｅｔｒａｎｓｍｉｓｓｉｏｎｉｎ⁃ｔｅｒｆａｃｅｗａｓｏｐｔｉｍｉｚｅｄｆｒｏｍｔｈｅａｓｐｅｃｔｓｏｆｈａｒｄｗａｒｅａｎｄｌｏｇｉｃ．Ｏｎｔｈｅｈａｒｄｗａｒｅ，ＣａｍｅｒａＬｉｎｋｗａｓｕｓｅｄａｓｔｈｅｈｉｇｈ⁃ｓｐｅｅｄｉｍａｇｅｄａ⁃ｔａｔｒａｎｓｍｉｓｓｉｏｎｉｎｔｅｒｆａｃｅ，ｏｎｔｈｅｌｏｇｉｃ，ＦＰＧＡｗａｓｕｓｅｄａｓｔｈｅｍａｉｎｃｏｎｔｒｏｌｌｅｒ．ＴｈｅｔｉｍｉｎｇｏｐｔｉｍｉｚａｔｉｏｎｄｅｓｉｇｎｏｆｔｈｅＣａｍｅｒａＬｉｎｋｉｎｔｅｒｆａｃｅｅｎｓｕｒｅｄｔｈｅａｃｃｕｒａｃｙｏｆｄａｔａｔｒａｎｓｍｉｓｓｉｏｎ，ａｎｄｂｙｕｓｉｎｇＣＲＣ＋ＥＣＣｄｏｕｂｌｅｃｈｅｃｋ，ｔｈｅｃｏｍｂｉｎｅｄｍｅｔｈｏｄｒｅａｌｉｚｅｄｍｕｌｔｉ⁃ｐｌｅｒｅｔｒａｎｓｍｉｓｓｉｏｎｓａｎｄｆｅｗｅｒｅｒｒｏｒｃｏｒｒｅｃｔｉｏｎｓｏｆｉｍａｇｅｄａｔａｄｕｒｉｎｇｈｉｇｈ⁃ｓｐｅｅｄｔｒａｎｓｍｉｓｓｉｏｎ，ａｎｄｉｍｐｒｏｖｅｄｔｈｅｒｅｌｉａｂｉｌｉｔｙｏｆｄａｔａｔｒａｎｓｍｉｓｓｉｏｎ．Ｉｔｉｓｖｅｒｉｆｉｅｄｂｙｅｘｐｅｒｉｍｅｎｔｓｔｈａｔｔｈｅｄｅｓｉｇｎｃａｎａｃｈｉｅｖｅｒｅｌｉａｂｌｅｔｒａｎｓｍｉｓｓｉｏｎｉｎｔｈｅｃａｓｅｏｆｓｈｏｒｔｄｉｓｔａｎｃｅｓａｎｄｌａｒｇｅａｍｏｕｎｔｓｏｆｄａｔａ，ａｎｄｔｈｅｂｉｔｅｒｒｏｒｒａｔｅｉｓｌｅｓｓｔｈａｎｏｎｅｉｎｔｅｎｂｉｌｌｉｏｎｉｎｔｈｅｃａｓｅｏｆｌｏｎｇｄｉｓｔａｎｃｅｔｒａｎｓｍｉｓｓｉｏｎ．
Ｋｅｙｗｏｒｄｓ：ＣａｍｅｒａＬｉｎｋ；ｉｍａｇｅｔｒａｎｓｍｉｓｓｉｏｎ；ｄｏｕｂｌｅｃｈｅｃｋ；ｔｉｍｉｎｇｏｐｔｉｍｉｚａｔｉｏｎ；ｈｉｇｈｓｐｅｅｄｔｒａｎｓｍｉｓｓｉｏｎ；ｌｏｗｂｉｔｅｒｒｏｒｒａｔｅ
０㊀引言
伴随着高帧频㊁高像素的工业相机应用越来越广泛，对图像数据的传输速率以及可靠性提出了更高的要求［１］㊂目前图像数据传输主要采用ＩＥＥＥ－１３９４㊁ＬＶＤＳ以及ＣａｍｅｒａＬｉｎｋ等标准接口协议㊂ＣａｍｅｒａＬｉｎｋ接口采用串并结合的传输方式相对于其他协议具有更高的传输速度和更强的抗干扰性能，并且输出总线较少，便于设计开发，ＣａｍｅｒａＬｉｎｋ接口协议已经逐渐成为数字图像传输设计中的首选接口协议，因此选用ＣａｍｅｒａＬｉｎｋ作为此次设计的图像传输接口［２］㊂在ＦＰＧＡ逻辑设计中通过对ＣａｍｅｒａＬｉｎｋ接口时序进行优化设计以及采用ＣＲＣ＋ＥＣＣ双校验结合的方法进一步提高了数据传输的可靠性㊂
１㊀整体设计方案
本文设计的图像传输系统主要由高速图像信源卡㊁高速图像记录器以及上位机组成，如图１所示㊂其中高速图像信源卡的主要功能为模拟工业相机对图像数据传输和指令互传准确性进行测试㊂高速图像记录器作为图像数据接收端用于在恶劣测试环境下接收并存储图像数据㊂
系统的工作流程为ＦＰＧＡ首先收到由上位机发送的图像加载命令，并准备接收ＰＣＩ总线上的数据，ＦＰＧＡ将接收的数据写入ＤＤＲ中，当ＤＤＲ中缓存了完整一帧图像后，ＦＰＧＡ将ＤＤＲ中的数据通过ＣａｍｅｒａＬｉｎｋ接口将ＬＶＣＭＯＳ／ＬＶＴＴＬ信号转换为ＬＶＤＳ信号发送到图像记录器㊂图像记录器接收到图像数据后，先将数据缓存在ＤＤＲ中，当接收了完整一帧图像后，ＦＰＧＡ将缓存读出，并写入到ＦＬＡＳＨ存储阵列中㊂ＲＳ－４２２接口主要完
成设备之间的指令相互传输㊂
㊀㊀
㊀
㊀
㊀４４㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒ
Ｊａｎ．２０２１㊀
图１㊀整体设计框图
２㊀ＣａｍｅｒａＬｉｎｋ接口设计２．１㊀ＣａｍｅｒａＬｉｎｋ接口协议
ＣａｍｅｒａＬｉｎｋ接口标准协议包括用于命令传输的
串行通信信号㊁用于采集卡对相机控制的控制信号㊁电源信号以及图像数据信号㊂其中图像数据信号由２８位信号组成，包括２４位数据信号和４位数据有效信号㊂数据有效信号包括帧同步ＦＶＡＬ㊁行同步ＬＶＡＬ㊁数据有效ＤＶＡＬ以及保留信号ＳＰＡＲＥ［３］㊂
２．２㊀ＣａｍｅｒａＬｉｎｋ接口电路设计
在此次设计中图像发送端选用ＣａｍｅｒａＬｉｎｋ接口专用驱动芯片ＤＳ９０ＣＲ２８５，在接收端选用ＤＳ９０ＣＲ２８６作为接收芯片㊂该芯片支持的最大像素时钟为６６ＭＨｚ，图像数据最大传输速度为１．８４８Ｇｂｉｔ／ｓ，且该芯片实现ＣａｍｅｒａＬｉｎｋ接口通讯较简便，电路原理框图如图２所示［４］㊂３㊀传输逻辑可靠性设计
３．１㊀ＣａｍｅｒａＬｉｎｋ接口时序优化设计
为保证使用ＣａｍｅｒａＬｉｎｋ接口发送图像数据时数据传输的准确性，
需要按照协议对接口同步信号严格
图２㊀ＣａｍｅｒａＬｉｎｋ接口电路原理框图
控制［５］㊂在图像数据开始发送时需先将帧同步信号置为 １ ；之后在经过１０个时钟后将行同步信号置为 １ ，发送一行数据，当一行数据发送完成后需等待１０
个时钟周期后才可发送下一行数据㊂当帧同步㊁行同步和数据有效信号同时有效时，图像依次发送㊂发送完成后ＦＶＡＬ在１０个时钟周期后置低，结束数据发送［６］㊂图像数据发送时序仿真如图３所示㊂
图３㊀图像数据发送时序仿真图
为保证图像数据的传输时序满足驱动器ＤＳ９０ＣＲ２８５的建立／保持时间，需对ＣａｍｅｒａＬｉｎｋ接口时序进行优化设计㊂ＣａｍｅｒａＬｉｎｋ的驱动器和接收器在进行图像数据传输前需保证两端的锁相环同步，为保证两端快速同步，在上电复位完成后，驱动器不断
地向接收器发送无效递增数，接收器根据不断变化的数据流快速对时钟解码，达到锁相环同步的目的［７］㊂
驱动器要求数据的建立时间不少于２．５ｎｓ，为确
保数据稳定达到驱动芯片的建立时间，使用ＦＰＧＡ中的ＤＣＭ模块对图像数据进行移相操作，为保证驱动
㊀㊀
㊀
㊀
㊀第１期甄国涌等：基于ＣａｍｅｒａＬｉｎｋ的高可靠性图像数据传输设计
４５㊀㊀
器在时钟下降沿采样时数据已经达到稳定状态，将时钟相移９０ʎ㊂由于采用的是５０ＭＨｚ的采样时钟，则采样时间延迟５ｎｓ，满足数据的建立时间㊂使用示波器测量输入的并行数据最低位与像素时钟的波形如图４所示
㊂
图４㊀相移前与相移后波形图
３．２㊀双校验逻辑实现
双校验逻辑实现流程为：ＣａｍｅｒａＬｉｎｋ数据的发送端和接收端在发送和接收数据时都以１０２４字节为一包数据㊂当发送端将一包数据发送完成后紧接着发送这一包数据的双校验码，接收端在接收数据的同时计算该包数据的双校验码，在接收端接收完成一包数据后首先判断发送端发送的ＣＲＣ值与接收端接收的ＣＲＣ值是否一致㊂如果ＣＲＣ校验值一致表示数据正确，准备接收下一包数据；若ＣＲＣ校验值不一致，则通过对该数据包的ＥＣＣ校验码进行判断并计算出该数据包中数据出错的位置㊂若ＥＣＣ判断错误位数较少可纠正，则对该出错数据取反纠正；若错误位数较多，不可纠正，则数据接收端向发送端发送重传请求㊂３．２．１㊀ＣＲＣ校验逻辑实现
数据以１０２４字节为一包，为保持较高的检错率
在逻辑设计时选用ＣＲＣ１６校验方法㊂对于数据量较多的运算，传统的逐位串行运算校验速率较低，耗费时钟周期较长㊂而通过使用查表法ＣＲＣ运算可并行处理接收的数据，效率较高，适合大量数据校验［８］㊂在传输过程中发送端和接收端都进行ＣＲＣ校验，若接
收端和发送端的校验结果不一致，则表明在数据传输过程中出现误码或丢数现象，反之，则说明数据在传输过程中无错误㊂３．２．２㊀ＥＣＣ校验逻辑实现
ＥＣＣ校验是由奇偶校验方法发展而来，ＥＣＣ校验
是将数据块看做矩阵，通过计算行㊁列校验码来对数据进行检验以及纠错㊂ＥＣＣ校验方法可以对一位错误纠错，可以检验出两位错误但是无法纠正［９］㊂ＥＣＣ校验示意图如图５所示㊂
ＥＣＣ校验过程为：首先将需发送的数据块中的数
据字按位异或，将得到的异或结果与Ｐ１㊁Ｐ１ᶄ㊁Ｐ２㊁Ｐ２ᶄ等异或，得到列校验码㊂每次发送完成数据字后便将该字与Ｐ１６㊁Ｐ１６ᶄ㊁Ｐ３２㊁Ｐ３２ᶄ等异或，得到行校验码㊂当数据块中的数据字发送完成后，计算的结果即为该数据块的ＥＣＣ校验值㊂将信号发送端和接收端计算的ＥＣＣ校验码根据奇偶位可分为４组１２位校验码㊂
ＥＣＣ＿ｔｘ＿ｏｄｄ＜＝Ｐ２０４８＆Ｐ１０２４＆ Ｐ８＆Ｐ４＆Ｐ２＆Ｐ１ＥＣＣ＿ｔｘ＿ｅｖｅｎ＜＝Ｐ２０４８ᶄ＆Ｐ１０２４ᶄ＆ Ｐ８ᶄ＆Ｐ４ᶄ＆Ｐ２ᶄ＆Ｐ１ᶄＥＣＣ＿ｒｘ＿ｏｄｄ＜＝Ｐ２０４８＆Ｐ１０２４＆ Ｐ８＆Ｐ４＆Ｐ２＆Ｐ１ＥＣＣ＿ｒｘ＿ｅｖｅｎ＜＝Ｐ２０４８ᶄ＆Ｐ１０２４ᶄ＆ Ｐ８ᶄ＆Ｐ４ᶄ＆Ｐ２ᶄ＆Ｐ１ᶄＥＣＣ＿ｒｅｓｕｌｔ＜＝ＥＣＣ＿ｔｘ＿ｏｄｄ⊕ＥＣＣ＿ｒｘ＿ｏｄｄ⊕ＥＣＣ＿ｔｘ＿ｅｖｅｎ
⊕ＥＣＣ＿ｒｘ＿ｅｖｅｎ
其中ＥＣＣ＿ｒｅｓｕｌｔ为数据的ＥＣＣ校验值㊂若数据
的ＥＣＣ校验结果全为 ０ 则表示数据正确，若结果全为 １ 表示数据中只有１位错误，若为其他值表示数据中存在多位错误㊂ＥＣＣ纠错方法：ＥＣＣ＿ａｄｄｒ＜＝ＥＣＣ＿ｔｘ＿ｏｄｄ⊕ＥＣＣ＿ｒｘ＿ｏｄｄ，得到的结果中高８位表示错误的字地址，低４位表示出错的位地址㊂通过地址找到出错的位置取反即可纠正㊂３．２．３㊀发送端逻辑实现
ＣａｍｅｒａＬｉｎｋ发送端采用乒乓操作的方式进行数
据发送，发送端首先发送ＲＡＭ１中的数据，当数据发送完成后紧接着发送２个ＥＣＣ校验值和１个ＣＲＣ校
验值㊂当ＲＡＭ１中的数据以及双校验码发送完成后，发送端紧接着向ＲＡＭ２缓存下一包数据并等待接收端的重传请求，如果无重传请求，数据发送端将ＲＡＭ２中缓存的数据读出并发送㊂若发送收到重传请求，则再次将ＲＡＭ１中的数据读出并发送㊂为保障数据的传输效率，发送端在第２次发送完成后，不再等待重传请求直接开始发送下一包数据，发送端工作流程图如图６所示［１０］㊂
３．２．４㊀接收端逻辑实现数据接收端将收到的图像数据写入ＲＡＭ中，并
计算这一包数据的ＣＲＣ和ＥＣＣ校验值㊂如果ＣＲＣ校
㊀㊀
㊀
㊀
㊀４６㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒ
Ｊａｎ．２０２１㊀
图５㊀ＥＣＣ
校验示意图
图６㊀发送端工作流程图
验值一致表明接收到的数据包正确，不需要纠正或重传，等待接收下一包数据；若不一致则根据ＥＣＣ校验值判断出错的位数，如果出错的位数为一位，根据ＥＣＣ校验结果计算出错的位置并进行取反纠错，否则请求重传㊂接收端工作流程图如图７所示㊂４㊀试验验证及分析
为验证图像传输的可靠性，使用图像信源卡㊁图像记录器以及上位机构成一个闭环测试系统㊂使用地面测试电缆，连接图像信源卡和图像记录器
的
图７㊀接收端工作流程图
ＣａｍｅｒａＬｉｎｋ接口，使用上位机软件向信源卡发送图像传输指令，图像传输完成后回读图像记录器中的ＦＬＡＳＨ数据㊂
在传输距离为５ｍ的要求下，对该设计进行测
试㊂通过信源卡向图像记录器发送１６ｂｉｔ的递增数信号，图像记录器接收的图像如图８所示，可看出像素点无突变㊂
在不同传输距离和不同数据量下对图像数据传输可靠性进行测试，测试结果如表１所示㊂
根据测试结果可知，在不使用双校验逻辑的情况下数据误码较多，且随着传输距离和数量的增加误码也增加㊂在加入双校验逻辑后，在短距离㊁大数据量的情况下都不会出现误码，在较长距离的情况下会有少数的误码，误码率低于一百亿分之一㊂
㊀㊀
㊀
㊀
㊀第１期甄国涌等：基于ＣａｍｅｒａＬｉｎｋ的高可靠性图像数据传输设计
４７㊀
㊀
图８㊀１６ｂｉｔ灰度图像表１㊀误码统计表
测试序号传输距离／ｍ数据量／ＧＢ误码个数双校验前
双校验后
重传次数１４１６２６００２４３２５７００３６１６５２００４６３２９６
００５８１６１０６０２６８
３２１９８２８
７１０１６１７５７
２３８
１０３２
４５３１６３１５㊀结束语
针对图像数据在高速传输时可靠性较低的问题，设计了基于ＣａｍｅｒａＬｉｎｋ的高可靠性图像数据传输系统㊂通过对接口时序进行优化设计以及使用ＣＲＣ校验与ＥＣＣ校验结合的双校验方法，提高了ＣａｍｅｒａＬｉｎｋ接口在传输图像数据的可靠性㊂经试验验证，加入双校验逻辑后，误码率低于一百亿分之一，图像数据传输可靠性显著提升㊂参考文献：
［１］㊀杜文略，李红薇，高越．水下试验图像数据采集存储系统
的设计与实现［Ｊ］．电子器件，２０１９，４２（３）：７３３－７３９．［２］㊀隋延林，何斌，张立国，等．基于ＦＰＧＡ的超高速ＣａｍｅｒａＬｉｎｋ
图像传输［Ｊ］．吉林大学学报（工学版），２０１７，４７（５）：
１６３４－１６４３．
［３］㊀邱扬刚，邱琦，赵民伟，等．基于ＣａｍｅｒａＬｉｎｋ的高速图像
采集技术研究与应用［Ｊ］．计算机测量与控制，２０１８，２６
（４）：２３９－２４２．
［４］㊀魏淑稳．基于ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ图像数据采集装置的
研究与实现［Ｄ］．太原：中北大学，２０１９．
［５］㊀张维达，崔明，张甫恺．基于异步ＦＩＦＯ的ＣａｍｅｒａＬｉｎｋ数
字图像光纤传输技术［Ｊ］．仪表技术与传感器，２０１６（７）：
４７－５０．
［６］㊀汝兴海．图像数据高速传输和数据存储的关键技术研究
与实现［Ｄ］．太原：中北大学，２０１６．
［７］㊀刘源，李庆，梁艳菊．基于ＦＰＧＡ的红外目标自动检测系
统［Ｊ］．红外技术，２０１９，４１（６）：５２１－５２６．
［８］㊀李辉景，王淑琴，任勇峰，等．基于ＣＲＣ校验的高速长线ＬＶＤＳ传输设计［Ｊ］．电子器件，２０１５，３８（６）：１３４６－１３５１．
［９］㊀朱金瑞，王代华，苏尚恩，等．存储式弹载数据记录仪存储
可靠性技术研究［Ｊ］．兵器装备工程学报，２０１９，４０（１）：
１５９－１６２．
［１０］㊀范君健，吴国东，王志军，等．基于ＦＰＧＡ的高精度弹载
压力数据采集系统［Ｊ］．兵器装备工程学报，２０１７，３８
（９）：１０２－１０７．
作者简介：甄国涌（１９７１ ），教授，博士，主要研究领域为动态
测试技术㊂Ｅ⁃ｍａｉｌ：ｚｈｅｎｇｕｏｙｏｎｇ＠ｎｕｃ．ｅｄｕ．ｃｎ丁润琦（１９９６ ），硕士研究生，主要研究领域为动态测试技术，电路与系统㊂Ｅ⁃ｍａｉｌ：ｄｒｑｄｒｑ１００００＠１６３．ｃｏｍ
（上接第３２页）
参考文献：
［１］㊀韩增林，李博，陈明宝，等． 海洋经济高质量发展 笔谈［Ｊ］．中国海洋大学学报（社会科学版），２０１９（５）：１３－２１．
［２］㊀吴邦春，彭晓彤，周怀阳，等．基于海底观测网的深海化学监
测系统的设计［Ｊ］．仪器仪表学报，２０１１，３２（５）：１１７１－１１７６．［３］㊀丁忠军，任玉刚，张奕，等．深海探测技术研发和展望［Ｊ］．海洋开发与管理，２０１９，３６（４）：７１－７７．
［４］㊀张涌萍，杨汝．具有优越陷波选择性和带宽的超宽带缝隙
天线［Ｊ］．现代电子技术，２０１４，３７（１５）：８６－８８．
［５］㊀魏旭可．基于ＳＴＭ３２单片机的光谱仪数据采集与处理系
统［Ｄ］．青岛：中国海洋大学，２０１２．
［６］㊀陈作聪．一种用于海洋大数据的低功耗数据采集器设计［Ｊ］．计算机测量与控制，２０１８，２６（７）：３０６－３０８．
作者简介：刘君（１９９３ ），硕士研究生，主要研究方向为光电探
测与控制技术㊂Ｅ⁃ｍａｉｌ：１４３２７０１７１３＠ｑｑ．ｃｏｍ
通信作者：程凯（１９７４ ），高级工程师，博士，主要研究方向为
海洋信息探测与处理㊂Ｅ⁃ｍａｉｌ：ｃｈｅｎｇｋａｉ＠ｏｕｃ．ｅｄｕ．ｃｎ。