EDA设计-自动电子钟【范本模板】

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

课程设计(论文)任务书
院(系): 基层教学单位:电子实验中心
说明:此表一式四份,学生、指导教师、基层教学单位、系部各一份。

2012年12 月 12日
目录
第一章自动电子钟设计说明 (2)
1.1 设计思路 (2)
1。

2 模块介绍 (2)
1。

3 真值表 (3)
第二章原理图 (5)
第三章波形仿真图 (7)
第四章管脚锁定及硬件连线 (9)
第五章总结 (10)
参考文献 (11)
燕山大学评审意见表 (12)
第一章自动电子钟设计说明
1。

1 设计思路
这个自动电子钟的基本功能为采用6个静态数码管显示时、分、秒,其中时、分、秒的显示分别对应两个静态数码管。

秒钟利用60进制循环计数器(使用2个10进制计数器74160并行接成),从00到59后产生进位信号到分钟,并重新循环秒钟;分钟构成原理与秒钟相同,同样在进位后,并重新循环;时钟则采用24进制循环计数器(使用2个10进制计数器74160并行接成),在状态循环到23后置00,达到自动电子钟整体循环的功能,而74160的脉冲信号用1HZ提供,则基本周期为1秒,为电子钟的变化周期.
附加功能为整点报时:采用1个10进制计数器74160自接成5进制计数器,作为蜂鸣器的触发时间控制,而触发信号则通过分钟向时钟进位时,自己整体置0,这个条件来控制.
1.2 模块介绍
74160十进制计数器
LDN 置数端
A、B、C、D输入端
ENT、ENP使能端
CLRN清零端
CLK时钟信号输入端
QA、QB、QC、QD输出端
RCO进位输出端
1.3 真值表
1、74160十进制计数器
输入输出
CLK LDN CLRN ENP ENT D C B A QD QC QB QA RCO ××L ××L L L L L ↑L H ×× d c b a d c b a * ↑H H ×L QD QC QB QA *↑H H L ×QD QC QB QA L ↑H H H H L L L L L ↑H H H H L L L H L ↑H H H H L L H L L ↑H H H H L L H H L ↑H H H H L H L L L ↑H H H H L H L H L ↑H H H H L H H L L ↑H H H H L H H H L ↑H H H H H L L L L ↑H H H H H L L H H
2、或非门
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
3、或门
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
4、与门
5、非门
第二章原理图
1、秒钟:60进制循环计数器(由2个74160采用整体置数法接成)
2、分钟:同秒钟
3、时钟:24进制循环计数器(由2个74160采用整体置数法接成)
4、整点报时:5进制循环计数器(由1个74160采用整体置数法接成)
5、整体电路如下
第三章波形仿真图1、秒钟个位向十位进位(1D3→1D4)
2、秒钟十位向分钟个位进位(1D6→2D0)
3、分钟个位向十位进位(2D3→2D4)
4、分钟十位向时钟个位进位(2D6→3D0)
5、时钟个位向十位进位(3D3→3D4)
第四章管脚锁定及硬件连线
第五章总结
参考文献
1、阎石数字电子技术基础高等教育出版社 2010年
2、张强、周莲莲、郑兆兆 EDA课程设计B指导书燕山大学教务处2010年
课程设计评审意见表。

相关文档
最新文档