课程设计论文主体.

第1章绪论

数字钟是一种用数字电路技术实现时,分,秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用. 数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路.目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择.本设计采用74LS90,带有译码器的数码管和适当的门电路构成,可实现对时,分,秒等时间信息的采集和较时功能地实现. 设计一个数字计时器,可以完成00:00:00 到23:59:59 的计时功能,并在控制电路的作用下具有快速校时,快速校分功能. 能进行正常的时分秒计时功能.分另由六个数码管实现时分秒的计时. 通过Multisim 软件平台,设计含小时,分钟,秒钟显示功能的数字时钟。

数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。本课题所设计的电子时钟是一个最基本的数字钟。

第2章总体设计方案

数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期、为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路可分为两部分，既主电路部分和扩展功能部分。

图2-1 数字电子钟框图

2.1 秒脉冲电路

脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲,按照电路如连接即可获得秒脉冲，秒脉冲电路如下图。

图2-2 秒脉冲发生器

2.2.1 秒脉冲的计算公式

秒脉冲周期T的计算：

T=Ln2(R1+2R2)C (1) 充电时间T1的计算：

T1=(R1+R2)CLn2 (2) 放电时间T2的计算：

T2=R2CLn2 (3) 输出脉冲占空比Q:

Q=T1/T=R1+R2/RI+2R2 (4) 2.2 译码显示电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保

证数码管正常工作提供足够的工作电流。本设计采用74LS48D译码器和LED数码管来显

示的，译码显示图如下所示。

图2.3 译码显示图

2.3 计数电路

秒、分、时分别为60、60、24进制计数器，秒、分均为60进制，即显示00-59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00-23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。

2.4 校时电路

在刚刚开机接通电源时，由于时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。

图2.4 校时电路

2.5 整点报时电路

当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即当分为59时，则秒在计数计到54时，输出一延时高电平去打开低音与门，使报时声按500Hz 频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声，整点报时电路如下图所示。

图2.5 整点报时电路

第3章各部分电路原理及器件介绍

3.1 LM555多谢振荡器

图3.1 LM555引脚图

图中4脚与8脚接电源正极，1脚接地，3脚是脉冲输出端，2、6脚短接。给电路接上5V电源后，器工作原理是：接通 VCC 后，R1和 R2 对C1充电。Uc 上升到 2 Vcc 时，U0=0，T导通，C1通过 R1 和T放电，Uc下降。当Uc下降到 1 Vcc 时，U0 又由0 变为3 V，T截止，VCC 又经 R1和 R2 对C1 充电。

3.3 计数器

3.3.1 同步十进制加法计数器74LS160功能介绍

图3.2 74LS90D引脚图

CP是脉冲输入端；CT（CO）是进位信号输出端；CEP和CET是计数器工作状态端；MR(CR)

是异步清零端；PE 是置数端；VCC 接正电源，GND 接地；P0～P4是数据输入端，Q1～Q4是计数器状态输出端。电源电压5V ，输入电压5V 。其功能表如下所示：

表3.1 74LS90D 功能表

输 入

输 出

注 CR LD CET CEP CP P0 P1 P2 P3 Q 0n+1 Q 1n+1 Q 2n+1 Q 3n+1 CO

0 1 1 1 1

x 0 1 1 1

x x 1 0 X

x x 1 x 0

x ↑ ↑ x x

x a x x x

x b x x x

x c x x x

x d x x x

0 0 0 0 a b c d

计 数 保 持 保 持

0 0

清零 置数

3.3.2 二十四进制计数

下图所示为二十四进制小时计数器，是用两片74LS90D 构成的。也可用两块中规

模集成电路74LS90D 和与非门构成。

图3-3 24进制计数器

当第一个脉冲来到时两个数显同步置零，显示00状态，即两个同步十进制加法计数器的输出分别为0000和0000，当第二个脉冲来到时个为脉冲作用下第一个同步十进制加法计数器的输出变为0001，而第二个同步十进制加法计数器的工作状态控制端接的为低电平，所以不工作，继续保持为0000状态不变，当第一个同步十进制加法计数

&

74LS160

&

74LS160

Q4 Q3 Q2 Q1

Q4 Q3 Q2 Q1

CP

分计数器进位信号