第二章逻辑门电路
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
第2章 逻辑门电路-习题答案
第2章逻辑门电路2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～F6的波形。
题图2.1解:2.2 求题图2.2所示电路的输出逻辑函数F1、F2。
题图2.2解:2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。
题图2.3解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0.2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。
题图2.4解: Y1=1, Y2=0, Y3=0.2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出F1～F6的波形。
题图2.5解：2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波形。
题图2.6解：2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？解: N≤8 N由灌电流负载个数决定.2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。
试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。
题图2.8解：用下表表示数据传输情况2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器；（2）三输入与非门；（3）三输入或非门。
题图2.9解： (1) 反向器(2)与非门 (3)或非门2.10 按下列函数画出NMOS 电路图。
123()()()F AB CD E H G F A B CD AB CD F A B=+++=+++=⊕解：(1)(2) (3)2.11 将两个OC门如题图2.11连接，试写出各种组合下的输出电压u o及逻辑表达式。
第02章 逻辑门电路
OC门的几种主要应用
实现线与逻辑
电路如右图所示，逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示，可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时：NOL = IOLmax / IiLmax 输出高电平时：NOH = IOHmax / IiHmax
考虑最坏的情况，扇出系数：N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值：纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时， 输出高电平允许的最低值，一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
第二章逻辑门电路
第二章逻辑门电路为了正确而有效地使用集成逻辑门电路，还必须对组件内部电路特别是对它的外部特性有所了解。
本章将揭开黑匣的奥秘，讲述几种通用的集成逻辑门电路，如BJT-BJT逻辑门电路（TTL）、射极耦合逻辑门电路（ECL）和金属-氧化物-半导体互补对称逻辑门电路（CMOS）。
在学习上述各种电路的逻辑功能和特性前首先必须熟悉开关器件的开关特性，这是门电路的工作基础。
但在分析门电路时，将着重它们的逻辑功能和外特性，对其内部电路，只作一般介绍。
第一节二极管的开关特性一般而言，开关器件具有两种工作状态：第一种状态被称为接通，此时器件的阻抗很小，相当于短路；第二种状态是断开，此时器件的阻抗很大，相当于开路。
在数字系统中，晶体管基本上工作于开关状态。
对开关特性的研究，就是具体分析晶体管在导通和截止之间的转换问题。
晶体管的开关速度可以很快，可达每秒百万次数量级，即开关转换在微秒甚至纳秒级的时间内完成。
二极管的开关特性表现在正向导通与反向截止这样两种不同状态之间的转换过程。
二极管从反向截止到正向导通与从正向导通到反向截止相比所需的时间很短，一般可以忽略不计，因此下面着重讨论二极管从正向导通到反向截止的转换过程。
一、二极管从正向导通到截止有一个反向恢复过程在上图所示的硅二极管电路中加入一个如下图所示的输入电压。
在0―t1时间内，输入为+V F，二极管导通，电路中有电流流通。
设V D为二极管正向压降（硅管为0.7V左右），当V F远大于V D时，V D可略去不计，则在t1时，V1突然从+V F变为-V R。
在理想情况下，二极管将立刻转为截止，电路中应只有很小的反向电流。
但实际情况是，二极管并不立刻截止，而是先由正向的I F变到一个很大的反向电流I R=V R／R L，这个电流维持一段时间t S后才开始逐渐下降，再经过t t后，下降到一个很小的数值0.1I R，这时二极管才进人反向截止状态，如下图所示。
通常把二极管从正向导通转为反向截止所经过的转换过程称为反向恢复过程。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点:1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。
（2）输入特性:描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时,与非门对信号源是灌电流负载，输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。
当R≤关门电阻R OFF时,相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1)集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门（OC门）输出端可以直接相连,实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管.(2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态.处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第二章 逻辑门电路
• （2）放大状态：当VI为正值且大于死区电压时，三极 管导通。有 V V V
IB
I BE
Rb
I
Rb
• 此时，若调节Rb↓，则IB↑，IC↑，VCE↓，工作点沿着负 载线由A点→B点→C点→D点向上移动。在此期间，三极管 工作在放大区， 其特点为： IC＝βIB。 • 三极管工作在放大状态的条件为： 发射结正偏，集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数： 1）扇入数： 取决于它的输入端的个数。 2）扇出数: MIN (NOH, NOL)
拉电流工作情况： 输出为高电平时，与 非门带拉电流负载
N OH
I OH （驱动门） I IH （负载门）
0 1
4
IIH II
L
输出为低电平时，与 灌电流工作情况： 非门带灌电流负载
0
T3 通
该与非门输 出低电平， 门 2 T3导通
集电极开路TTL“与非”门（OC门）
OC门的结构
当输入端全为高电 VCC 逻辑符号： 平时，T2、T3导通， A A A R 输出为低电平； L B B B 输入端有一个为 低 电 平 时 ， T2 、 输出逻辑电平： T3 截 止 ， 输 出 高 低电平0.3V 电 平 接 近 电 源 电 （5-30V） TTL与非门 高电平为VC 压VC。 OC门完成 集电极开路与非门（OC门） “与非”逻辑功 能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路： 0 0 R 3k 0 A 1 L 1 B 1 C 1
A，B，C 任一为0V，其中一个 二极管导通，VL被钳制在0.7V
第2章 逻辑门电路
20102010-9-14
2.1.1 非门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“非”逻辑关系。 逻辑关系。 逻辑符号： 逻辑符号： 非门电路： 非门波形图： 非门电路： 非门波形图：
非门工作特点： 非门工作特点： ● 当输入端A 为高电平1（+5V）时，晶体管 当输入端A 为高电平1 +5V） 导通， 端输出0.2～0.3V的电压 的电压， 导通，L 端输出0.2～0.3V的电压，属于低电平 范围； 范围； ● 当输入端为低电平0（0V）时，晶体管截止，晶体管集电 当输入端为低电平0 0V） 晶体管截止， 发射极间呈高阻状态，输出端L的电压近似等于电源电压； 极—发射极间呈高阻状态，输出端L的电压近似等于电源电压； ● 任何能够实现 L = A “非”逻辑关系的电路均称为“非门”， 逻辑关系的电路均称为“非门” 也称为反相器。式中的符号“ 表示取反， 也称为反相器。式中的符号“-”表示取反，在其逻辑符号的输出 端用一个小圆圈来表示。 端用一个小圆圈来表示。
同或门电路： 同或门电路：
逻辑符号： 逻辑符号：
提
示
双输入端同或门波形图： 双输入端同或门波形图：
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为低电平； 一定为低电平；而当输入端 A、B 的电平状态相同时， 的电平状态相同时， 一定为高电平。 输出端 L 一定为高电平。
20102010-9-14
第二章（1） 第二章（
3
2.1.2 与门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“与”逻辑关系。 逻辑关系。 与门电路： 逻辑符号： 与门波形图： 与门电路： 逻辑符号： 与门波形图：
数字电子技术基础第二章逻辑门电路基础
（二）二极管的动态开关特性
给二极管电路加入一个方波信号，电流的波形怎样呢？
数字电子技术基础第二章逻辑门电路 基础
ts为存储时间 tt称为渡越时间 tre ＝ ts 十 tt 称 为 反 向 恢 复时间
数字电子技术基础第二章逻辑门电路 基础
l 1. 反向恢复过程
数字电子技术基础第二章逻辑门电路 基础
数字电子技术基础第二章逻辑门电路 基础
（1）延迟时间td—— 从输入信号vi正跳变的 瞬 间开始，到集电极电流iC上升到0.1ICS所需的 时间
（2）上升时间tr——集电极电流从0.1ICS上升到 0.9ICS所需的时间。
（3）存储时间ts——从输入信号vi下跳变的瞬间 开始，到集电极电流iC下降到0.9ICS所需的时 间。
数字电子技术基础第二章逻辑门电路 基础
l 八、功率损耗（功耗）PD l 九、功耗-延时积DP
数字电子技术基础第二章逻辑门电路 基础
十、TTL门电路芯片的封装
数字电子技术基础第二章逻辑门电路 基础
十一、其它逻辑功能的TTL门电路
l （一）TTL正与非门
数字电子技术基础第二章逻辑门电路 基础
l （二）TTL正或非门
u （1）输入高电平噪声容限电压（最大允许负向干扰电压） u （2）输入低电平噪声容限电压（最大允许正向干扰电压）
数字电子技术基础第二章逻辑门电路 基础
输入高电平噪声容限 VNH＝V OH（min）-VON ＝V OH（min）- V IH（min） ＝2.4V-2.0V＝0.4V。
输入低电平噪声容限 VNL＝V OFF-V OL（max） ＝V IL（max） -V OL（max） ＝0.8V-0.4V＝0.4V。
第2章-逻辑门电路
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
电子技术基础数字部分第二章逻辑门电路经典课件
V5
A
V1
V2
F 输出管
V3
R2
输入级
中间级 （推拉式）输出级
（中间放大且驱动互补输出）
（1）A＝1时，V1管处于发射结与集电结倒置使用放大状态，V2、V3导通，V4截止,有F=0；
VCC
+2.5V
高电平箝位电路提高输出的正向抗干扰能 力；（低电平输入时正向波动导致V导通，
但只要仍有IQ的存在即VZ导通，仍可以保证 高电平输出）
加速电容
A
提高低电平输入的 正向抗干扰能力
IRC RC
VZ
IQ
Cb
F
Rb
V
R' VCC
饱和的深度提高高电平输入时的负向抗干扰能力； 但饱和深度又降低了开关速度，增加了电路损耗；
1、逻辑非：某件事物发生的条件与结果相反的逻辑关系。 2、非门：实现逻辑非运算，且单端输入单端输出的电路。
3、BJT非逻辑电路基本结构及工作原理
VCC
Rb
A
RC
V
F
电位表
VA VF V 0V 5V 止 5V 0.3V 通
4、非门符号
1
A
F
实现了非 逻辑功能
真值表
AF 01 10
5、BJT非逻辑电路改进
CMOS负载
V OH(min)/V TTL负载
CMOS负载
V OL(max)/V TTL负载
VDD/VCC/V tpd/ns PD/mW NO VNH/V VNL/V
CMOS
74HC 74HCT
0.001 －0.001 －0.02
－4
0.001 －0.001 －0.02
－4
0.02
第二章 逻辑门电路1
较大正偏 电压
0.2~0.3V
c、e间相当于一个受iB控制的开关
BJT的开关条件
工作状态
条件
截 止
iB≈0
放 大
0 < iB <
I CS
饱
和
iB > I CS
发射结和集 发射结正偏， 发射结和集 偏置情况 电结均为反偏 集电结反偏 电结均为正偏
V CC ICS iCi＝ ICS ≈ ≈ CC C＝ Rc V Rc
Rc2
截 T2 饱和 止
相当于一 R个小电阻 c4
3.6
T4
集电极电流加大， D T3迅速截止
vI
0.2 集电极电流
T1
1.4V
vO
负载 T饱和 3
Re2
基区电荷迅速消散
饱和到截止，需要基区电荷消散时间
2)在T2、T3由截止→饱和（输出1 →0），
输入级提供大的正向基流，B区电子快速积累，
T2、T3快速饱和。 VCC
2.4V
1
VOH(min) VNH VIH(min) VIL(max)
1
2V
定义： 高电平噪声容限 VNH=VOH-VIH 低电平噪声容限 VNL=VIL-VOL 体现一种容错能力 对于TTL 74系列： VNH=2.4V-2V=0.4V VNL=0.8V-0.4V=0.4V
0.4V
VNL
0
0.8V
1
&
V V
“1”: 悬空或接+5V
1
·
2.4V
VOH(min)
2.输出高电平VOH（输入至少一个为0）
典型值：3.6V; 标准高电平 VOH=2.4V 3.输出低电平VOL（输入全为1）
第2章 逻辑门电路
等式两边的真值表如表1.3所示： 等式两边的真值表如表1.3所示： 1.3所示
A
0 0 1 1
B
0 1 0 1
A⋅ B
1 1 1 0
A+ B
1 1 1 0
2. 常用公式
利用上面的公理、定律、规则可以得到一些常用的公式。 利用上面的公理、定律、规则可以得到一些常用的公式。
（1）吸收律
A+A·B = A
工作原理 请自行分析
◆ 多变量的函数表达式
● ● ● ● ●
与 或 与非 或非
F=A·B·C… F=A+B+C…
F = A⋅ B ⋅C
F = A+ B +C
等等 ◆ 运算的优先级别
与或非 F = AB + CD
括号→非运算→与运算→ 括号→非运算→与运算→或运算
2.3 逻辑变量与逻辑函数
F=A+B
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为高电平；当输入端A 一定为高电平；当输入端A、 B的电平状态相同时输出L 的电平状态相同时输出L 一定为低电平。 一定为低电平。
4. 同或门
◆ 能够实现 同或” L = A ⋅ B + A ⋅ B = A⊙B “同或”逻辑关系的 电路均称为“同或门” 由非门、 电路均称为“同或门”。由非门、与门和或门组合而成的同或门 及逻辑符号如下图所示。 及逻辑符号如下图所示。
F = A ⋅ B ⋅C ⋅ D ⋅ E
1. 要保持原式中逻辑运算的优先顺序； 保持原式中逻辑运算的优先顺序； 原式中逻辑运算的优先顺序 2. 不是一个变量上的反号应保持不变，否则就要出错。 不是一个变量上的反号应保持不变，否则就要出错。 上的反号应保持不变
第2章 逻辑门电路
R2 T3
VCC R5 IR5 T4 IL
RL
VO (V )
3
2
1
0
5 10 15 20 IL (mA)
低电平输出电流
V CC
T2
RL
VO (V )
T5
IL
3
2
R3
1
0.2
5 10 15 20 IL (mA )
例2.5.1：门电路的输入特性曲线和输出特性曲线 分别由图2.5.4、图2.5.8、图2.5.9给出。对于 图2.5.10所示的电路，要求G1的输出高电平满 足VOH≥3.2V，输出低电平满足VOL≤0.2V。
C
VEE
VEE
（b）
F2 =A+B+B+C+D=A+B+BC D
F3 =B +C +D F4 = A+B+BC+BC= AB+BC+BC
F5=A+B+BC+BC=A+BC+BC
2.7 MOS管的开关特性 2.7.1 MOS管的开关特性
结构示意图，符号：N沟道MOS管
SG D
N+
N+
P
D G
S
漏极特性和转移特性
&
VIL
nm
m'
... ...
VIL
&
&
I IL
&
2.5.6 三态门
VCC
R1
R2
T3
R5
A
T4
T1
T2
F
B
EN
D
T5
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
B
+V’CC RL
A B
&
线与
F A BC D
C
D
& CD
+V’CC RL & &
RL
构成总线输出
：多个逻辑门分时段
&
1
总线负载
共用同一条输出线
20
2.5.6
三态门
VT3
三态门符号 +VCC
VT4 VT2
A B EN
&
EN
VT1
A B EN
D
A B EN
F
VT5
vi vi vo
tpd tpd
vo
应大于tpd ，输出信号vo才能 完成响应。 如输入脉宽小于tpd ，则输出vo 不能产生完整响应，vo会保持 在原电平上基本不变。
(对称方波)
fmax=1/(2tpd)
fmax ：
3
传输延迟的仿真
由仿真知, 门延迟 tpd 150nS. 见
vi
25KHz
20uS
IIS IIS 。 1.4mA。
VCC VB1 R1
IIS
vI /V
1.4V
-0.5
IIS
-1.0 -1.5 -2.0
1V
I IS
3K IIS
R1
VCC
vB1
VT2 R3
VO=VOH
VT5
&
IIS
11
或非门(或门) 输入端有多个并接时：
并接接地时， 每个输入端流出电流IIS
IIS
A A•B=A+B VCC
-2~ -1.5V : VIL
-2
VIH: -1.1~ -0.8V
o
-1 0
i
-1 VOH: -1~ -0.8V -2 VOL: -2~ -1.65V
31
ECL电路的主要性能特点：
(1) 工作速率快， tpd <1nS。
(由于内部管不饱和，没有存储时间， 电压变化幅度小)
(2) 带负载能力强，一般可扇出系数>10。 ( 由于射极输出。) (3) 对外的噪声干扰小。 ( 由于输出管工作于放大状态，不出现开关 (4) 器件功耗大，60～80mW。 ( 由于输出管处于放大状态 )
F1
(VT4截止、VT5饱和)
VT2 R3 VT5
则两门输出端间会出现
较大的电流。使：
VCC
R1 VT1
D E F
R2
VT3
R5 VT4
输出端的电平不定。 严重时会使门器件过流损坏 F2
R4
VT2 R3
VT5
非法线与
16
门输出端的直接连接：
普通逻辑门的输出端不可直接连接。直接连接会出现
―非法线与”的异常。 A B
A B
AB
AB+CD
异或
C D
CD
AB+CD
AB•AB=AB&#
AB
A B A B A B
B A
AB+ AB=AB
10
复习
多个入端并接短地时的输入端电流：
-0.5
iI /mA
0.5 1.0
2.0
IIH (<40A)
与非门（与门） 多个输入端并接地时， 流出总电流仍为IIS ，
V
t pd
(t pLH t pHL ) 2
i
tpLH
tpHL
理想化处理
o
tpd
tpd
tpd
tpd 和 逻辑器件的
传输延迟tpd取决于逻辑器件的电路结构和制造材料。
TTL门：9nS 、HC CMOS门：8~14 nS 、ECL(100K)门：0.75nS
输入信号vi的脉冲持续时间
&
F= A B
OC门输出高电平vOH时：
vOH = V’CC-ICC•RL≥VOHmin ICC = nIOH+mIIH
+V’CC
RL≤
1
1
V’CC - VOHmin nIOH+mIIH
VIL
n个 OC门 输出端 “线与” VIL
1
& &
IOH IOH
RL ICC
vOH
nIOH
mIIH
RL不应过大
2
&
2
m个
VIL
传导延迟
器件内的 电容效应
输出信号的 上升沿、下降沿变缓、滞后。 被理想化处理后，表现为输入 信号波形滞后延迟 tpd
输出不能产生对 输入脉冲的响应。
传输介质、 输出信号波形不变， 输出信号波形不变， 路径长度 是输入信号波形的tcd滞后延迟 。 是输入信号波形的 tcd滞后延迟。
tpd
7
器件的功率损耗
S
MOS管内的电容分量
G CGS
RSS’
DK
vI
T
IBm
为抗饱和三极管， 有着开关工作速度快的特点。
26
74S系列TTL与非门
27
（2）74LS系列（低功耗肖特基系列）
74AS系列：先进肖特基系列
74ALS系列：先进低功耗肖特基系列，
。
28
退出饱和
存储时间(ts)
TTL门电路内的晶体管在动态 工作时交替地工作在饱和、截止状态。 饱和时管内基区存储有多余电荷， 在管退出饱和时有着存储时间(ts) 的 A 过渡过程。
（74LS系列每逻辑门功耗仅约2mW） 尖峰电流。)
(5) 抗外部干扰的能力弱。 ( 高、低电平差小，噪声容限小，仅0.2V )
32
2.7
MOS
S G D
CMOS反相器
G S B D
CGS
N+
S
CGC
G
D
CGD
N+
N+
SiO2
N+
CBS CBC
P
P
L B
CBD
B
W
NEMOS管的符号
N沟道增强型MOS管 (NEMOS)的结构示意
A B EN
VT2
B EN
1
F
VT5
D
EN=低电平时使能：F
A B
A B C 1
EN=高电平时“不使能” 使输出端对地呈高阻。
什么功能？
三态门的应用:
A B EN C D &
构成总线输出的结构
当有多个逻辑门需要通过同一条输出线 (总线)向后级输出信号时，每个逻辑门 应该为三态门。 工作时，各逻辑门应分时向总线 送出信号，不可同时被使能。
传导延迟取决于传输系统(器件)的信号传导介质和传导距离。
传输系统(器件)
vi
vi vo tcd
tcd
vo
与传输延迟tpd不同， 即使输入脉冲宽度窄于 系统的传导延迟tcd， 经tcd时间后，输入信号
vi仍无失真地传导到输 出端为vo 。
传输延迟tpd
传输延迟
延迟
传输 延迟 (tpd) 传导 延迟 (tcd)
+V’CC
RL A
B
VCC
V’CC RL
A B
F=ABCD
VCC
&
A B
线与
F A BC D
&
CD
C
D
C D
OC与非门的线与
15
的输出端不可直接连接！
R2 R5 VCC VT4 R4
R1 VT1
A B C
VT3
如果 A、B、C使F1为高电平，
(VT4导通、VT5截止)
同时 D、E、F使F2为低电平，
i ( 2SC2222
1N4148 )
交流噪声容限
vi vi vo
tpd tpd 幅度
&
F=A B
vo
)，
当输入脉冲宽度接近门的tpd时( 门不能完成对输入的响应。
vi vo
tpd tpd (交流
噪声容限)
静态噪声容限
5
传导延迟 —— 信号的另一种延迟
产生传输延迟 tpd 的原因是器件内的电容效应。 电信号在介质中传导一定距离后，也会出现时间延迟。 称这种延迟为传导延迟( tcd )。
1 • • • • • •
EN
总线
e
F
某门被使能输出时，其他门的 使能端应无效，使输出端呈高阻态。 如果多个门被同时使能， 会出现“ ”的情况。
后级
三态非门的一种符号
双向数据传输 ——
1 EN 数据 1 数据
EN=1，数据从左传向右“”。 EN=0，数据从右传向左“” 。
24
2.5.7 TTL电路的改进系列
(Enable)
EN=高电平时使能：F A B
EN=低电平时不使能： 输出端对地呈高阻
EN
高电平 低电平
D 截止 导通
VT2
A、B
VT3/4
VT5
F
A B
输出高电平
饱和/截止
截止
截止 同时
截止 高阻
三态： 输出低电平
输出端呈高阻
低电平使能
VT1
VT3
+VCC
VT4
A
A B
EN &
EN
RL≥
1
VIH VIL
1
& &
iO1
VOH
V’CC – VOLmax IOLmax– m’IIS
RL不应过小!
vOL
1
与非门