多路抢答器设计

课程设计报告学生姓名:刘科学号：************* 学院: 电气工程学院班级: 电自1418题目: 多路抢答器设计指导教师：杨修宇职称: 助理实验师指导教师：张光烈职称: 副教授2016年 7 月 7日一．设计要求设计一台四路抢答器，具体要求如下：（1）抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志。

（2）当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮；（3）有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。

当达到限定时间时，发出声响以示警告。

（4）在电路中设计一个计时功能电路，要求计时电路按秒显示，最多时限为1分钟，当时间显示一旦到达59秒，下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。

亦可倒计时显示。

二．设计原理及框图如图1所示为四路抢答器的电路框图。

其工作原理为：接通电源后，主持人将开关拨到“开始”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。

定时器倒计时，扬声器给出声响提示。

选手在定时时间内抢答时，可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上，抢答器完成（优先编码判断、编号锁存、编号显示、扬声器提示）。

当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。

当一轮抢答时间结束后而四位选手没有抢答，定时器显示为零。

如果再次抢答必须由主持人再次操作“开始”和“开始”状态开关，主持人按下开关后所有的显示及工作状态回到初始状态，以便进行下一次答题。

整个电路框图主要分为抢答电路和倒计时电路两部分，其中抢答器电路由编码器电路，触发器电路，译码器电路，数码管显示电路组成。

译码电路用来译出编码，数码显示部分用来显示按下的选手号码。

另一部分倒计时电路用来显示选手抢答剩余时间，由减法计数器和时钟振荡电路构成。

图1 原理框图三．器件说明四路抢答器电路设计所用器材如表1所示。

表1 使用器材表74LS148 1片74LS138 1片74LS273 1片74LS192 3片7404 3片7408 2片7427 1片7400 1片LED 4只74LS11 3片时钟脉冲2只SPDT开关1只共阴极显示3只PB_DPST开关4只器蜂鸣器1个30欧电阻1只1千欧电阻2只以下先介绍几个主要器件的功能：（1）优先编码器——74LS148图2 74LS148的引脚图上图2为74LS148的引脚图， 74LS148优先编码器及8—3编码器，输出3位2进制数，以代表不同的低电平信号。

下面表2是优先编码器的真值表。

表2 74LS148的真值表优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。

一般编码器的输入端只能有一个为有效信号，才能进行编码。

优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号。

优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。

其中，输入端为0I～7I。

输出端为A0～A2（低电平有效）。

EI为使能输入端，低电平有效。

EO为使能输出端，当EI=0时，EO=1表示有有效信号输入。

GS 为扩展输出端，GS=0时，表示编码器工作，GS =1时表示编码器不工作。

（2）十进制同步加/减计数器——74LS192图3 74LS192引脚图上图3为74LS192的引脚图，74LS192是可预置的十进制同步加/减计数器，下面表3是74LS192的真值表。

表3 74LS192真值表计数器初始状态与减法还是加法无关。

计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

计数器还具有加载功能，加载后，计数器不论原先是什么值，输出为加载值。

不进行清零和加载操作，计数器一直循环计数，无所谓从哪里开始。

减法计数时，0变9时，借位输出有效，从这个角度讲，可以认为从9开始，就如加计数是9变0时进位，可以认为从0开始。

在LD为高电平时输出端则输出为你设置的那个数。

其中，CPU为加计数时钟输入端，CPD为减计数时钟输入端。

LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步清除。

CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。

（3）3线-8线译码器——74LS138图4 74LS138引脚图上图4为74LS138的引脚图， 74LS138 为3 线－8 线译码器，下面表4是74LS138的真值表。

表4 74LS138真值表当一个选通端(E1)为高电平，另两个选通端和为低电平时，可将地址端(A0、A1、A2)的二进制编码在Y0至Y7对应的输出端以低电平译出。

A0～A2对应Y0～Y7;A0、A1、A2以二进制形式输入，然后转换成十进制，对应相应Y的序号输出低电平，其他均为高电平;无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1,此时芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。

如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。

比如:A2A1A0=110时，则Y6输出端输出低电平信号。

其中，A0～A2为地址输入端， E1为选通端, 、为选通端(低电平有效)，～为输出端(低电平有效)。

（4）8位数据/地址锁存器——74LS273图5 74LS273引脚图上图5为74LS273的引脚图，74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器，下面表5是74LS273的功能表。

表5 74LS273功能表1脚是复位CLR，低电平有效，当1脚是低电平时，输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0，即全部复位；当1脚为高电平时，11(CLK)脚是锁存控制端，并且是上升沿触发锁存，当11脚有一个上升沿，立即锁存输入脚3、4、7、8、13、14、17、18的电平状态，并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。

其中，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。

（4）另外，7404为非门，7408为与门，7400为与非门，7427为三输入或非门， 74LS11为三输入与门，以实现各种逻辑运算关系。

四．设计过程设计电路见图6所示。

抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志。

四个发光二极管（LED1）全灭而选手编号数码管（U6）显示为零。

当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮同时选手编号数码管（U6）显示优先抢答者编号并引发报警电路发出声响提示；有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。

当达到限定时间时，发出声响以示警告。

在电路中倒计时电路控制选手抢答时间，由两片74192构成60进制减法计数器，并且由两只数码管（U8和U9）显示倒计时时间。

当在倒计时时间内有选手抢答，时间定时在抢答时刻；当倒计时电路显示“00”时下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。

抢答电路选用优先编码器 74LS148 和锁存器 74LS273 来完成。

该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时显示电路显示编号（显示电路采用七段数字数码显示管）和译码显示优先抢答选手的LED灯亮；二是禁止其他选手按键，其按键操作无效。

如有再次抢答需由主持人将start开关重新置“清除”然后才可能进行。

图6 四路抢答器设计电路图此四路抢答器各个部分电路构成，各种部分电路分工明确完成抢答器的基本功能，现由各个部分电路去分析抢答器的设计过程。

（1）抢答电路设计抢答电路是抢答器设计的关键，它要完成核心功能有：当参赛选手按动抢答键时，LED发光，并显示相应的组号，抢答电路封锁和定时电路开始工作；当设定的答题时间到，即灯泡第一次熄灭表示时间到，答题人不准再答题。

抢答电路包括控制电路、优先编码电路和锁存电路。

抢答器控制电路与优先编码电路和锁存电路难舍难分，所以在抢答器的控制电路里一起分析优先编码电路和锁存电路以及译码电路和显示电路两部分小电路。

其设计电路图如图7所示。

优先编码电路的设计：编码器采样74LS148作为编码芯片，将输入的信号进行编码，然后输出二进制码，输出接到74LS273上，A0、A1、A2 均分别接到74LS273的D1、D2、D3上，当输出均为高时表示无选手按下，D1、D2、D3为无效电平，D触发器输出为低，即无编码输出。

锁存电路的设计：74LS273（D触发器）作为数据锁存器，是本次电路中的关键部分，本芯片在这个电路中主要起到一下两个功能：当总复位开关按钮按下时，锁存器处于复位状态，触发器输出端为全零，即LED数码显示为零，抢答器准备开始抢答；当一次抢答工作完成时，触发器启动锁存功能，触发器输出端一直处于本次输入状态，数码管始终显示本次抢答状态，直至总复位开关按钮按下为止，随即清零。

准备进行下一轮的抢答工作。

译码电路和显示电路的设计：以74LS138作为译码器，74LS148编码器采样输出的二进制码，经过74LS273锁存后74LS273的Q1、Q2、Q3分别接74LS138的A、B、C将二进制码进行译码操作，转化为各个选手的LED灯亮灭。

5VVCC Array图7 抢答电路设计图（2）抢答倒计时电路设计抢答倒计时电路由两片十进制可逆计数器74192构成，U5为个位计数器，预置初值“9”；U4为十位计数器，预置初值“5”，通过级联U5、U4实现60秒倒计时。

如图8所示。

U15A7408N图8 60进制倒计时电路设计图当主持人按一下“START”按键时，START引脚输入低电平，计数器获得初值“59”，并在减计数时钟信号（正常运行时时钟为1Hz，调试时为100kHz。

）的驱动下，开始倒计时。

在此期间，如果有选手抢到答题权，A、B、C、D输入低电平，U17A输入高电平，三输入与门74LS11输出低电平，60进制计数器失去时钟信号，停止计数。

如果在60秒内没有选手抢答，当计数器运行到“00”时，U4的B0引脚输出低电平，使计数器停止在“00”状态，等待下一次抢答。

通过两只BCD码数码管与两片74192相连，实现对倒计时的显示功能。

其中，U8为十位，U9为个位。

（3）报警电路的设计报警电路由一片可逆十进制计数器74LS192构成，如9所示。