2数字电子技术课程设计PPT课件
合集下载
《数字电子技术课件》PPT课件
(3)按照电路的结构和工作原理的不同:数字电路可分 为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没 有记忆功能,其输出信号只与当时的输入信号有关,而 与电路以前的状态无关。时序逻辑电路具有记忆功能, 其输出信号不仅和当时的输入信号有关,而且与电路以 前的状态有关。
2019/1/21
1.2
数制和码制
数字电子技术课件
主讲: 李美莲
翟宗起 汪德华
王学忠
课件制作者: 李 美 莲
2019/1/21
目
第一章 第二章 第三章 绪论 逻辑门电路
录
逻辑代数基础
第四章
第五章 第六章 第七章 第八章
2019/1/21
集成触发器
脉冲信号的产生与整形 组合逻辑电路 时序逻辑电路 数模和模数转换器
第九章
半导体存储器
第一章
读 数 顺 序
读 数 顺 序
2019/1/21
(2Байду номын сангаас .375 )10 = (11011 .011 ) 2
3. 二进制与八进制间的相互转换 二进制→八进制: 从小数点开始,整数部分向左
(小数部分向右) 三位一组,最后不 足三位的加 0 补足三位,再按顺序 写出各组对应的八进制数 。 (11100101.11101011)2 = ( ? )8
内容提要:
1.1
绪
论
数字电路概述
1.2
数制及编码
2019/1/21
1.1
概
述
主要要求:
了解数字电路的特点。
了解数字电路的分类。
2019/1/21
一、数字电路与数字信号
传递、处理模拟
电子电路分类
模拟电路
数字电路
2019/1/21
1.2
数制和码制
数字电子技术课件
主讲: 李美莲
翟宗起 汪德华
王学忠
课件制作者: 李 美 莲
2019/1/21
目
第一章 第二章 第三章 绪论 逻辑门电路
录
逻辑代数基础
第四章
第五章 第六章 第七章 第八章
2019/1/21
集成触发器
脉冲信号的产生与整形 组合逻辑电路 时序逻辑电路 数模和模数转换器
第九章
半导体存储器
第一章
读 数 顺 序
读 数 顺 序
2019/1/21
(2Байду номын сангаас .375 )10 = (11011 .011 ) 2
3. 二进制与八进制间的相互转换 二进制→八进制: 从小数点开始,整数部分向左
(小数部分向右) 三位一组,最后不 足三位的加 0 补足三位,再按顺序 写出各组对应的八进制数 。 (11100101.11101011)2 = ( ? )8
内容提要:
1.1
绪
论
数字电路概述
1.2
数制及编码
2019/1/21
1.1
概
述
主要要求:
了解数字电路的特点。
了解数字电路的分类。
2019/1/21
一、数字电路与数字信号
传递、处理模拟
电子电路分类
模拟电路
数字电路
数字电子技术PPT课件
12
弹性元件的基本性能
1、弹性特性是指弹性元件的输入量(力、力
矩、压力、温度等)与由它引起的输出量(应 变、位移或转角)之间的关系
(1). 刚度
弹性元件产生单位变形所需要的外加作用力, 即 k dF dx
F为作用在弹性元件上的外力,x为弹性元件上 产生的变形
13
(2). 灵敏度 灵敏度S定义为单位输入量所引起的输
15
弹性滞后
弹性元件在加载和卸载的正反行程中应力和应变 曲线不重合的现象称为弹性滞后,由特性曲线可 以看出,当应力不同时,弹性滞后是不同的
一般用最大相对滞后的百分数来表示,即
r max 100% max
式中,
m
a
为最大应变滞后;
x
m
为最大载荷下的总应变
ax
16
17
弹性后效
E
15
式中,N15为弹性后效值; 15 15 0
15为施加应力保持15 min 后所对应的应变值
为施加应力时刻对应的应变
0
值
E为材料的弹性模量;为材料的正应力
19
应力松弛
材料在高温下工作,受应力的作用而产生应变。 当其总的应变量在恒定情况下,应力随时间的延 续而逐渐降低的现象称应力松弛。其应力松弛率 为:
在弹性变形范围内,应变不但是应力的函 数,而且与时间有关, 在应力保持不变的 情况下,应变随时间的延续而缓慢变化, 直到最后达到平衡应变值,这一现象称为 弹性后效,也称蠕变
18
弹性后效常常需要延续很长时间,一般采用应力 保持15min作参考值。弹性后效可表示为:
N 15
15 0
弹性元件的基本性能
1、弹性特性是指弹性元件的输入量(力、力
矩、压力、温度等)与由它引起的输出量(应 变、位移或转角)之间的关系
(1). 刚度
弹性元件产生单位变形所需要的外加作用力, 即 k dF dx
F为作用在弹性元件上的外力,x为弹性元件上 产生的变形
13
(2). 灵敏度 灵敏度S定义为单位输入量所引起的输
15
弹性滞后
弹性元件在加载和卸载的正反行程中应力和应变 曲线不重合的现象称为弹性滞后,由特性曲线可 以看出,当应力不同时,弹性滞后是不同的
一般用最大相对滞后的百分数来表示,即
r max 100% max
式中,
m
a
为最大应变滞后;
x
m
为最大载荷下的总应变
ax
16
17
弹性后效
E
15
式中,N15为弹性后效值; 15 15 0
15为施加应力保持15 min 后所对应的应变值
为施加应力时刻对应的应变
0
值
E为材料的弹性模量;为材料的正应力
19
应力松弛
材料在高温下工作,受应力的作用而产生应变。 当其总的应变量在恒定情况下,应力随时间的延 续而逐渐降低的现象称应力松弛。其应力松弛率 为:
在弹性变形范围内,应变不但是应力的函 数,而且与时间有关, 在应力保持不变的 情况下,应变随时间的延续而缓慢变化, 直到最后达到平衡应变值,这一现象称为 弹性后效,也称蠕变
18
弹性后效常常需要延续很长时间,一般采用应力 保持15min作参考值。弹性后效可表示为:
N 15
15 0
数字电子技术教案ppt课件
作业:P35 2.1
课 时 授 课 提 纲
整理版课件
4
课
程
内
容
整理版课件
5
课
程
内
容
整理版课件
6
课
程
内
容
整理版课件
7
课
程
内
容
整理版课件
8
课
程
内
容
整理版课件
9
感谢亲观看此幻灯片,此课件部分内容来源于网络, 如有侵权请及时联系我们删除,谢谢配合!
逻辑代数的基本公式基本定律和三个重要规化简的意义与标准一化简逻辑函数的意义二逻辑函数式的几种常见形式和变换三逻辑函数的最简与或式二吸收法三消去法代数化简法举例作业
第四讲
课时授课计划
提
纲
数 课 程 内 容
电
精
品
课
程
整理版课件
1
课号:4
课题: 2.4 逻辑涵数的公式化简法
目的与要求: 理解化简的意义和标准; 掌握代数化简的几种基本方法并能熟练运用。
重点与难点:
重点:5种常见的逻辑式;
用并项法、吸收法、消去法、配项法对逻辑函数进
课 时
行化简。
授
难点:运用代数化简法对逻辑函数进行化简。
课
计
划
整理版课件
2
课堂讨论: 例2 .4 .1 例2 .4 .2
现代教学方法与手段: 数字电路网络课程
复习(提问): 逻辑代数的基本公式、基本定律和三个重要规 则。
课
时
授
课
计
划
整理版课件
3
AD
2 . 4 逻辑涵数的公式化简法 2 . 4 . 1 化简的意义与标准 一、化简逻辑函数的意义 二、逻辑函数式的几种常见形式和变换 三、逻辑函数的最简与-或式 2 . 4 . 2 逻辑函数的代数化简法 一、并项法 二、吸收法 三、消去法 四、配项法 2 . 4 . 3 代数ห้องสมุดไป่ตู้简法举例
数字电子技术说课课件ppt
2、多媒体展示 引脚排列图
逻辑功能 测试接线
实验箱IC插座 管脚辨别
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
5、学生自主设计产品质量检测仪(18min)
任务布置:要求学生根据组合逻辑电路的设计方法 “四部曲”,自主分析产品质量检测仪设计要求, 列出逻辑关系,设计出产品质量检测仪的原理图。
(3)化简输出函数,并求最简与非式
BC A 00 01 11 10
0 0000
Y=AC+AB =AC+AB=AC·AB
1 01 11
(4)根据最简表达式,画出逻辑图
得到产品的最 简设计,降低 产品生产成本。
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
课程的能力目标
培养学生数字电路的分析能力; 各类数字芯片的应用能力; 数字小产品的设计制作能力。
知识 技能
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
若3个质检员中只有一人认为产品合格,或者三个质 检员都认为产品不合格,则产品质量不合格,不合格对 应的二管点亮)。
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
3、学习项目理论知识(12min)
逻辑功能 测试接线
实验箱IC插座 管脚辨别
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
5、学生自主设计产品质量检测仪(18min)
任务布置:要求学生根据组合逻辑电路的设计方法 “四部曲”,自主分析产品质量检测仪设计要求, 列出逻辑关系,设计出产品质量检测仪的原理图。
(3)化简输出函数,并求最简与非式
BC A 00 01 11 10
0 0000
Y=AC+AB =AC+AB=AC·AB
1 01 11
(4)根据最简表达式,画出逻辑图
得到产品的最 简设计,降低 产品生产成本。
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
课程的能力目标
培养学生数字电路的分析能力; 各类数字芯片的应用能力; 数字小产品的设计制作能力。
知识 技能
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
若3个质检员中只有一人认为产品合格,或者三个质 检员都认为产品不合格,则产品质量不合格,不合格对 应的二管点亮)。
病原体侵入机体,消弱机体防御机能 ,破坏 机体内 环境的 相对稳 定性, 且在一 定部位 生长繁 殖,引 起不同 程度的 病理生 理过程
3、学习项目理论知识(12min)
数字电子技术说课ppt课件
元器件的选择
根据设计任务要求及性能指标,选择合适的元器件,列 出所用的元器件
10%
类
任 务
电路的连接与调试
能查阅手册正确使用集成电路进行电路的连接和调试, 并能正确使用仪器进行电路的检测及电路故障的处理
2
加强实践性教学, 通过项目驱动模式, 加强学生实际动手 能力和分析、设计 能力的培养。
3
通过互动教学 与自主学习能力。
13
1.教学方法与手段
任务驱动 教学
三、教学实施
14
1.教学方法与手段
理实一体 教学
三、教学实施
15
1.教学方法与手段
4. 生产管理 质量控制
职业能力 标准
1. 能操作常用 电子仪器仪 表
2. 能进行集成 电路检测与 分析
3. 能应用逻辑 电路设计数 字产品
4. 能查阅芯片 资料
教学内容
逻辑门电路 逻辑代数基础
组合逻辑电路应用
集成电路应用
时序逻辑电路应用
脉冲信号处理 仿真软件应用
真实项目 步
进
1.加法计算器 电
设计与制作
测
方法
试 类 任
电路的连接与调试
能根据测试电路接好电路图,进行电路的调试及故障的 处理
20%
务
测试结果记录及分析
能正确记录测试结果,并根据测试结果进行电路的功能 分析
5%
测试报告
能规范撰写测试报告
10%
总体方案选择
根据设计任务要求及性能指标,选择合适的设计方案, 画出电路的总体方案原理图
10%
设 计
机
2.抢答器
设
设计与制作
计
3.数字钟
【精品PPT】数字电子技术基础全套课件-2(2024版)
一、逻辑函数
如果以逻辑变量作为输入,以运算结果作为 输出,当输入变量的取值确定之后,输出的取值 便随之而定。输出与输入之间的函数关系称为逻 辑函数。Y=F(A,B,C,…)
二、逻辑函数表示方法 常用逻辑函数的表示方法有:逻辑真值表(真
值表)、逻辑函数式(逻辑式或函数式)、逻辑 图、波形图、卡诺图及硬件描述语言。它们之间 可以相互转换。
( A B)
B A
( A B)
Y (( A B) ( A B)) ( A B)( A B) AB AB
5、波形图→真值表
A
1111
0000
B
11
11
00
00
C 1111
00
Y 11
00 11
0
00 0
ABC Y 00 0 0 t 00 1 1 01 0 1 t 01 1 0 10 0 0 t 10 1 1 11 0 0 t 11 1 1
A断开、B接通,灯不亮。
将开关接通记作1,断开记作0;灯亮记作1,灯 灭记作0。可以作出如下表格来描述与逻辑关系:
功能表
开关 A 开关 B 灯 Y
A
断开 断开
灭
0
断开 闭合
灭
0
1
闭合 断开
灭
1
闭合 闭合 亮
BY
00 真 10 值
00 表
11
两个开关均接通时,灯才会 Y=A•B
亮。逻辑表达式为:
实现与逻辑的电路称为与门。
与门的逻辑符号:
A
&
Y Y=A•B
B
二、或逻辑(或运算)
或逻辑:当决定事件(Y)发生的各种条件A,B,
C,…)中,只要有一个或多个条件具备,事件(Y)
如果以逻辑变量作为输入,以运算结果作为 输出,当输入变量的取值确定之后,输出的取值 便随之而定。输出与输入之间的函数关系称为逻 辑函数。Y=F(A,B,C,…)
二、逻辑函数表示方法 常用逻辑函数的表示方法有:逻辑真值表(真
值表)、逻辑函数式(逻辑式或函数式)、逻辑 图、波形图、卡诺图及硬件描述语言。它们之间 可以相互转换。
( A B)
B A
( A B)
Y (( A B) ( A B)) ( A B)( A B) AB AB
5、波形图→真值表
A
1111
0000
B
11
11
00
00
C 1111
00
Y 11
00 11
0
00 0
ABC Y 00 0 0 t 00 1 1 01 0 1 t 01 1 0 10 0 0 t 10 1 1 11 0 0 t 11 1 1
A断开、B接通,灯不亮。
将开关接通记作1,断开记作0;灯亮记作1,灯 灭记作0。可以作出如下表格来描述与逻辑关系:
功能表
开关 A 开关 B 灯 Y
A
断开 断开
灭
0
断开 闭合
灭
0
1
闭合 断开
灭
1
闭合 闭合 亮
BY
00 真 10 值
00 表
11
两个开关均接通时,灯才会 Y=A•B
亮。逻辑表达式为:
实现与逻辑的电路称为与门。
与门的逻辑符号:
A
&
Y Y=A•B
B
二、或逻辑(或运算)
或逻辑:当决定事件(Y)发生的各种条件A,B,
C,…)中,只要有一个或多个条件具备,事件(Y)
精选数字电子技术讲义(ppt)
这种在CLK由“0”到“1”整个正脉冲期间触发器动 作的控制方式称为电平触发方式。 如果CLK=1期间内输入信号多次发生变化,则触发器的 状态也会发生多次翻转,这降低了电路的抗干扰能力。
上页 下页 返回
CHale Waihona Puke K[例5.2.1] 已知电平触
O
S
t
发SR触发器的输入波
形如图所示,画出 Q
O
t
R
和Q′端的电压波形。
RD=1
Q=0
锁存器的0态
复位端或置0输入端
SD=0 Q=0
Q =1
c . RD=0,SD=0
若Q=0
SD=0 Q =0
Q * =1
Q*=0
Q-原态,Q*-新态
若Q=1
Q * =0
RD=0
Q* =0
Q*=Q 保持原态
Q*=1
d . RD=1,SD=1
1
0
Q=Q = 0,为禁态,也称为
不定态,即RD和SD同时去掉
上页 下页 返回
触发器的分类:
1. 根据电路结构形式的不同分为: 基本RS触发器、同步RS触发器、主从触发器、 维持阻塞触发器、CMOS边沿触发器。
2. 根据逻辑功能的不同分为: RS触发器、 JK触发器、 T触发器、 D触发器。
3. 根据存储数据的原理不同分为: 静态触发器和动态触发器。
上页 下页 返回
上页 下页 返回
2.由与非门构成:
功能表如表5.2.2所示
表5.2.2
SD RD
00 01
Q* 说明 1 ① 禁态(不定态) 1 置1(置位)
1 0 0 置0(复位) 1 1 Q 储存
[例5.1.1]已知基本RS触发器输入信号的波形, 画出输出信号波形。
上页 下页 返回
CHale Waihona Puke K[例5.2.1] 已知电平触
O
S
t
发SR触发器的输入波
形如图所示,画出 Q
O
t
R
和Q′端的电压波形。
RD=1
Q=0
锁存器的0态
复位端或置0输入端
SD=0 Q=0
Q =1
c . RD=0,SD=0
若Q=0
SD=0 Q =0
Q * =1
Q*=0
Q-原态,Q*-新态
若Q=1
Q * =0
RD=0
Q* =0
Q*=Q 保持原态
Q*=1
d . RD=1,SD=1
1
0
Q=Q = 0,为禁态,也称为
不定态,即RD和SD同时去掉
上页 下页 返回
触发器的分类:
1. 根据电路结构形式的不同分为: 基本RS触发器、同步RS触发器、主从触发器、 维持阻塞触发器、CMOS边沿触发器。
2. 根据逻辑功能的不同分为: RS触发器、 JK触发器、 T触发器、 D触发器。
3. 根据存储数据的原理不同分为: 静态触发器和动态触发器。
上页 下页 返回
上页 下页 返回
2.由与非门构成:
功能表如表5.2.2所示
表5.2.2
SD RD
00 01
Q* 说明 1 ① 禁态(不定态) 1 置1(置位)
1 0 0 置0(复位) 1 1 Q 储存
[例5.1.1]已知基本RS触发器输入信号的波形, 画出输出信号波形。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
LOAD
12
(2)确定系统方案并画出结构框图。
2、测量周期的系统框图如图所示,将待测信号用 于生成控制使能信号,对标准时钟信号进行计 数显示,最后转换为待测信号的频率。
待测信号 系统复位
标准时钟
COUNT_EN 计数转换 锁存 锁存器 控制器 COUNT_CLR 模块
LOAD
显示
2020/11/16
所谓频率,就是周期性信号在单位时间(1s) 内变化的次数。若在一定时间间隔 T内测得 这个周期信号的重复变化次数为N,则其频 率可表示为
f=N/T
当被测信号的频率较低时,采用测频方法由 量化误差引起的测频误差太大,为此应先测 周期Tx,然后计算fx=1/Tx 。
2020/11/16
10
(2)确定系统方案并画ห้องสมุดไป่ตู้结构框图。
控制器的作用是控制系统内各部分模块的工作,使它们按一 定顺序进行操作。
处理器的作用是完成信息的存储和加工处理。
2020/11/16
4
2、数字系统的设计方法
分类:
自下而上的设计方法 自上而下的设计方法
自下而上的设计方法
数字系统自下而上的设计是一种试探法。设计 者根据自己的经验将规模大、功能复杂的数字 系统按逻辑功能划分成若干子模块,一直分到 这些子模块可以用经典的方法和标准的逻辑功 能部件进行设计,最后将整个系统安装、调试 达到设计要求。
明确所要设计系统的逻辑功能。 确定系统方案与逻辑划分,画出系统方框图。 采用某种算法描述系统。 设计控制器和处理器,并组合成所需要的数字系统。
2020/11/16
7
3、现代数字系统的实现方法
数字系统的实现方法也经历了由分立元件、小规模、 中规模到大规模、超大规模,直至今天的专用集成 电路(ASIC)。
2020/11/16
8
4、数字系统的设计举例
设计任务:
设计一个数字频率计,其技术要求如下:
(1) 测量频率范围:1Hz~100kHz。 (2) 准确度fx/fx 2%。 (3) 测量信号:方波,峰峰值为3V~5V。
2020/11/16
9
(1)明确所要设计的系统的逻辑功能
根据被测信号频率范围,有两种测量方法, 即测频率和测周期。
数字电子技术课程设计
一、课程设计的目的 二、数字系统的设计方法简介 三、用可编程器件实现数字系统的方法简介 四、本次课程设计的设计任务
2020/11/16
1
一、课程设计的目的
了解数字系统的组成,学习数字系统的设计方法。 熟悉现代数字系统的实现方法:用PLD器件取代传 统的中规模集成器件实现数字电路与系统。 学习分层次化实现数字电路与系统的方法。 学习使用硬件描述语言(Hardware Description Language)对数字电路与系统进行建模、仿真、 综合与实现的方法。
被测方波信号
2020/11/16
1TX
1000TX
10TX 100TX
1、测量频率系统框图如图所示,系统由控制器和处理器 组成,控制器接收外部标准时钟和系统复位信号。处 理器由计数器和锁存器和显示器组成。
标准时钟 系统复位
待测信号
锁存
COUNT_EN 计数模块
锁存器
显示
控制器 COUNT_CLR LOAD
2020/11/16
11
(2)确定系统方案并画出结构框图。
• COUNT_CLR信号用于在每次测量开始时,对计数模块复位, 以清除上次测量的结果。该复位信号高电平有效,持续半个时 钟周期的时间。
• COUNT_EN信号为计数允许信号,高电平有效。在信号的上 升沿开始,对输入信号的频率进行测量。计数器开始对被测信 号的脉冲数进行计数,即为信号的频率。
• 锁存器的功能是使显示的数据稳定,不会由于周期性的清零信 号而不断闪烁。
标准时钟 系统复位
2020/11/16
待测信号 COUNT_EN 计数模块 锁存 锁存器 显示 控制器 COUNT_CLR
10s
÷1 0
100s
定时器 1
控
10s
1s 100m s 10m s 1m s
定时器 2
2020/11/16 ÷1 0
÷1 0
÷1 0
÷1 0
÷1150
÷1 0
(3)设计控制器和受控电路
测量周期法的控制器和受控电路如图所示。
1s
晶振
时基 分频
10s 100
闸门
1ms s
TX1
门控
计数锁存译码 显示系统
2020/11/16
6
自上而下的设计方法
自上而下的设计方法是,将整个系统从逻辑上划分 成控制器和处理器两大部分。如果控制器和处理器 仍比较复杂,可以在控制器和处理器内部多重地进 行逻辑划分,然后选用适当的器件以实现各子系统, 最后把它们连接起来,得到所要求的数字系统。
自上而下的设计方法一般要遵循下列几个步骤:
2020/11/16
5
自下而上设计方法的特点:
这种设计方法没有明显的规律可循,主要依靠 设计者的实践经验和熟练的设计技巧,用逐步 试探的方法最后设计出一个完整的数字系统。
系统的各项性能指标只有在系统构成后才能分 析测试。如果系统设计存在比较大的问题,也 有可能要重新设计,使得设计周期加长、资源 浪费也较大。
现在的ASIC芯片规模已经达到几百万个元件。一个 复杂的数字系统只要一片或几片ASIC即可实现。
FPGA或CPLD属于ASIC电路的一类。具有现场可编 程的特性。用户可将所设计的电路通过计算机和开 发工具,生成关于阵列连接的信息文件,并将信息 文件通过编程器“编程”到芯片上。
如果采用在系统编程器件,不需要编程器,直接将 芯片装在所设计的系统或电路板上,通过编程电缆 直接对其编程或修改。
2020/11/16
2
二、数字系统的设计方法简介
1、数字系统的组成 2、数字系统的设计方法 3、现代数字系统的实现方法 4. 数字系统的设计举例
2020/11/16
3
1、数字系统的组成
数字系统通常由三部分组成:输入/输出接口、数 据处理器和控制器,如图所示。
输入输出接口是用来将模拟量转化为数字量,或数字量转化 为模拟量的模块。
13
(3)设计控制器和受控电路
通过分析,测量频率法的控制系统主要由分频系统、 闸门电路及定时器构成。受控电路由计数器、锁存 器、译码器及显示电路组成,如图所示。
2020/11/16
14
(3)设计控制器和受控电路
显示器
TX
译码器
锁存
T
锁存器
被测方波信号 闸 门
计数器
清零
T
晶体振荡 门
÷4 1 s
12
(2)确定系统方案并画出结构框图。
2、测量周期的系统框图如图所示,将待测信号用 于生成控制使能信号,对标准时钟信号进行计 数显示,最后转换为待测信号的频率。
待测信号 系统复位
标准时钟
COUNT_EN 计数转换 锁存 锁存器 控制器 COUNT_CLR 模块
LOAD
显示
2020/11/16
所谓频率,就是周期性信号在单位时间(1s) 内变化的次数。若在一定时间间隔 T内测得 这个周期信号的重复变化次数为N,则其频 率可表示为
f=N/T
当被测信号的频率较低时,采用测频方法由 量化误差引起的测频误差太大,为此应先测 周期Tx,然后计算fx=1/Tx 。
2020/11/16
10
(2)确定系统方案并画ห้องสมุดไป่ตู้结构框图。
控制器的作用是控制系统内各部分模块的工作,使它们按一 定顺序进行操作。
处理器的作用是完成信息的存储和加工处理。
2020/11/16
4
2、数字系统的设计方法
分类:
自下而上的设计方法 自上而下的设计方法
自下而上的设计方法
数字系统自下而上的设计是一种试探法。设计 者根据自己的经验将规模大、功能复杂的数字 系统按逻辑功能划分成若干子模块,一直分到 这些子模块可以用经典的方法和标准的逻辑功 能部件进行设计,最后将整个系统安装、调试 达到设计要求。
明确所要设计系统的逻辑功能。 确定系统方案与逻辑划分,画出系统方框图。 采用某种算法描述系统。 设计控制器和处理器,并组合成所需要的数字系统。
2020/11/16
7
3、现代数字系统的实现方法
数字系统的实现方法也经历了由分立元件、小规模、 中规模到大规模、超大规模,直至今天的专用集成 电路(ASIC)。
2020/11/16
8
4、数字系统的设计举例
设计任务:
设计一个数字频率计,其技术要求如下:
(1) 测量频率范围:1Hz~100kHz。 (2) 准确度fx/fx 2%。 (3) 测量信号:方波,峰峰值为3V~5V。
2020/11/16
9
(1)明确所要设计的系统的逻辑功能
根据被测信号频率范围,有两种测量方法, 即测频率和测周期。
数字电子技术课程设计
一、课程设计的目的 二、数字系统的设计方法简介 三、用可编程器件实现数字系统的方法简介 四、本次课程设计的设计任务
2020/11/16
1
一、课程设计的目的
了解数字系统的组成,学习数字系统的设计方法。 熟悉现代数字系统的实现方法:用PLD器件取代传 统的中规模集成器件实现数字电路与系统。 学习分层次化实现数字电路与系统的方法。 学习使用硬件描述语言(Hardware Description Language)对数字电路与系统进行建模、仿真、 综合与实现的方法。
被测方波信号
2020/11/16
1TX
1000TX
10TX 100TX
1、测量频率系统框图如图所示,系统由控制器和处理器 组成,控制器接收外部标准时钟和系统复位信号。处 理器由计数器和锁存器和显示器组成。
标准时钟 系统复位
待测信号
锁存
COUNT_EN 计数模块
锁存器
显示
控制器 COUNT_CLR LOAD
2020/11/16
11
(2)确定系统方案并画出结构框图。
• COUNT_CLR信号用于在每次测量开始时,对计数模块复位, 以清除上次测量的结果。该复位信号高电平有效,持续半个时 钟周期的时间。
• COUNT_EN信号为计数允许信号,高电平有效。在信号的上 升沿开始,对输入信号的频率进行测量。计数器开始对被测信 号的脉冲数进行计数,即为信号的频率。
• 锁存器的功能是使显示的数据稳定,不会由于周期性的清零信 号而不断闪烁。
标准时钟 系统复位
2020/11/16
待测信号 COUNT_EN 计数模块 锁存 锁存器 显示 控制器 COUNT_CLR
10s
÷1 0
100s
定时器 1
控
10s
1s 100m s 10m s 1m s
定时器 2
2020/11/16 ÷1 0
÷1 0
÷1 0
÷1 0
÷1150
÷1 0
(3)设计控制器和受控电路
测量周期法的控制器和受控电路如图所示。
1s
晶振
时基 分频
10s 100
闸门
1ms s
TX1
门控
计数锁存译码 显示系统
2020/11/16
6
自上而下的设计方法
自上而下的设计方法是,将整个系统从逻辑上划分 成控制器和处理器两大部分。如果控制器和处理器 仍比较复杂,可以在控制器和处理器内部多重地进 行逻辑划分,然后选用适当的器件以实现各子系统, 最后把它们连接起来,得到所要求的数字系统。
自上而下的设计方法一般要遵循下列几个步骤:
2020/11/16
5
自下而上设计方法的特点:
这种设计方法没有明显的规律可循,主要依靠 设计者的实践经验和熟练的设计技巧,用逐步 试探的方法最后设计出一个完整的数字系统。
系统的各项性能指标只有在系统构成后才能分 析测试。如果系统设计存在比较大的问题,也 有可能要重新设计,使得设计周期加长、资源 浪费也较大。
现在的ASIC芯片规模已经达到几百万个元件。一个 复杂的数字系统只要一片或几片ASIC即可实现。
FPGA或CPLD属于ASIC电路的一类。具有现场可编 程的特性。用户可将所设计的电路通过计算机和开 发工具,生成关于阵列连接的信息文件,并将信息 文件通过编程器“编程”到芯片上。
如果采用在系统编程器件,不需要编程器,直接将 芯片装在所设计的系统或电路板上,通过编程电缆 直接对其编程或修改。
2020/11/16
2
二、数字系统的设计方法简介
1、数字系统的组成 2、数字系统的设计方法 3、现代数字系统的实现方法 4. 数字系统的设计举例
2020/11/16
3
1、数字系统的组成
数字系统通常由三部分组成:输入/输出接口、数 据处理器和控制器,如图所示。
输入输出接口是用来将模拟量转化为数字量,或数字量转化 为模拟量的模块。
13
(3)设计控制器和受控电路
通过分析,测量频率法的控制系统主要由分频系统、 闸门电路及定时器构成。受控电路由计数器、锁存 器、译码器及显示电路组成,如图所示。
2020/11/16
14
(3)设计控制器和受控电路
显示器
TX
译码器
锁存
T
锁存器
被测方波信号 闸 门
计数器
清零
T
晶体振荡 门
÷4 1 s