数字电路第三章习题与答案
数字电路第三章习题答案
数字电路第三章习题答案
[题] 试用4位并行加法器74LS83设计一个加/减运算电路。当控制 信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个
输入的4位二进制数相减。允许附加必要的门电路。
数字电路第三章习题答案
3-22 试用逻辑门设计一个能满足下表要求的监督码产生电路。 用两个异或门和一个非门就构成 了监督码的产生电路(逻辑固略)。
5号译码器输出控制。（1）当 CD=00时， 只1号译码器译码，其他译码器不译码。当
CD=01时， 只2号译码器译码。（3）当 CD=10时， 只3号译码器译码。当 CD=11时，
只4号译码器译码。 F10、F20、F数30、字电F路4第0 的三章逻习辑题函答数案 表达式为：
3-7 图示电路每一方框均为2线一4线译码器组成。其输出低电平有效。要求： 1．写出电路工作时 F10、F20、F30、F40 的逻辑函数表达式；
数字电路第三章习题答案
3-7 图示电路每一方框均为2线一4线译码器组成。其输出低电平有效。要求： 1．写出电路工作时 F10、F20、F30、F40 的逻辑函数表达式；
2．说明电路的逻辑功能。
F10 C DAB
F30 CD AB
F20 C DAB
F40 CDAB
解：5号译码器因 E5 0 ，始终处于译码器状态。而1号，2号，3号，4号译码器要受
(完整版)数字电路与逻辑设计课后习题答案蔡良伟(第三版)
表达式：
真值表：
波形图：
2-4
1)
2)
3)
4)
5)
6)
2-5
1)
2)
3)
4)
5)
6)
2-6
1)
2)
3)
4)
5)
6)
2-7
（1）卡诺图及表达式：
（2）电路图：
2-8
（1）真值表：
（2）卡诺图及表达式：
（3）电路图：
2-9
（1）真值表：
（2）卡诺图及表达式：
（3）电路图：
2-10
(1)真值表：
（2）卡诺图及表达式：
1 0 1 1
0 0 0 0
××××
××××
××××
××××
×××1
××1 1
×××1
0 1 1 1
×××1
××1 1
×××1
1 1 1 1
×××1
××1 1
×××1
1 0 1 1××××
××××
××××
××××
数字电路答案
第一章习题
1-1
（1）
（2）
（3）
（4）
1-2
（1）
（2）
（3）
（4）
1-3
（1）
（2）
（3）
（4）
数字集成电路设计第三章习题
1.
如图1所示，为NMOS 、PMOS 器件，源、栅、漏三端器件，对于下面给出的条件确定每种情况下的工作模式并计算
ID 的值。晶体管参数： NMOS: k'n = 115μA/V 2, VT 0 = 0.43 V, λ= 0.06 V -1；
PMOS: k'p = 30μA/V 2
, VT 0 = –0.4 V, λ= -0.1 V -1
. 假设 (W/L ) = 1. a. NMOS: VGS = 2.5 V, VDS = 2.5 V ； PMOS: VGS = –0.5 V, VDS = –1.25 V. b. NMOS: VGS = 3.3 V, VDS = 2.2 V ； PMOS: VGS = –2.5 V, VDS = –1.8 V. c. NMOS: VGS = 0.6 V, VDS = 0.1 V ； PMOS: VGS = –2.5 V, VDS = –0.7 V.
图1 NMOS 、PMOS 器件
2.
对于短沟道NMOS 器件测量所得数据如表1所列，已知该晶体管的参数V DSAT =0.6V 、k' = 100μA/V 2，计算 V T 0, λ、γ、2|φf | 以及 W / L 的值。 表1
VGS VDS VSB ID （μA ） 1 2.5 1.8 0 1812 2 2 1.8 0 1297 3 2 2.5 0 1361 4
2 1.8 -1 1146 5
2
1.8
-2
1039
3. 根据表2推出器件的重要参数，根据材料，已确定。
a. 根据测量数据确定该晶体管为NMOS/PMOS器件，作出合理解释.
数字电子技术基础第三版课后习题解答与第章
×X×X
1110
1111
××××
××××
A₁AoA₃A 200011110
(2)卡诺图如图3- 28所示。
00 01 11 10
29
10 1110 1010 ×x××××××图3-29D₁=a,+A₂A₁+A₂Ao=A,A₂A,A₂A₀D₂=A₂+A₁+A₃A₀+A₃A₀=a,A,AA,AD,=2,A₁+A,A₀+A₂A₁Ao=A₂A,A₂A₆A₂AA₀D₀=A₁
(3)Y₃ 的卡诺图如图 3 - 1 2(a) 所示。(4) Y₄的卡诺图如图3-12(b) 所示。
BC00 01 11 1011 1(b)
图3- 12
A01
(a)
11
比较 Y'和 Y₄的表达式，可令：A₁=A.A₀=B, 进而可得D₀=C,D₁=0,D₂=0,D₃=1。Y₃、Y 的连线图如图3-15 所示。
200011110
A₁A₀
28
3
图3 -28C₃=A₃C₂=A₃+A₂=A,A,C₁=A₃+A₁=A₃AC₀=A₀画出代码转换卡诺图，用图形法直接求输出代码的最简与或表达式，然后用两次取反，即可得到最简与非- 与非式。
0000
0001
0011
0010
0100
0101
数字集成电路习题(第三章)
Table 0.1
1 2 3 4 5 7.
2.5 2 2 2 2
[E, None, 3.3.2] Given Table 0.2 ,the goal is to derive the important device parameters from these data points. As the measured transistor is processed in a deep-submciron technology, the ‘unified model’ holds. From the material constants, we also could determine that the saturation voltage VDSAT equals -1V. You may also assume that -2ΦF = -0.6V. NOTE: The parameter values on Table 3.3 do NOT hold for this problem. a. Is the measured transistor a PMOS or an NMOS device? Explain your answer. b. Determine the value of VT0. c. Determine γ. d. Determine λ.
数电第五版(阎石)第三章课后习题及答案精编版
（5） ������12 ≈1.4V
【题3.21】在图P3.21所示电路中������1、������2和C构成输入滤波电
路。当开关S闭合时，要求门电路的输入电压
,当开
关S断开时，要求门电路的输入电压
, 试求������1和������2的
最大允许阻值。������1~������5为74LS系列TTL反相器，它们的高电平
【题3.11】在图P3.11的三极管开关电路中，若输入信号������1的 高、低电平分别为������������������=5V，������������������=0V，试计算在图中标注的参 数下能否保证������1=������������������时三极管饱和导通， ������1=������������������时三极管可 靠地截止？三极管的饱和导通压降
用电表使用5V量程，内阻为20KΩ/V。
解：这时相当于������12端经过一个100KΩ的电阻接地。假定与非 门输入端多发射极三极管每个发射结的导通压降为0.7V,则有
（1）������12 ≈1.4V （3）������12 ≈1.4V
（2） ������12 ≈0.2V （4） ������12 ≈0V
解： Y1为低电平， Y2为高电平， Y3为高电平， Y4为低电平， Y5为低电平，Y6为高阻态， Y7为高电平， Y8为低电平。
数字电子技术基础. 第四版. 课后习题答案详解
第一章
1.1二进制到十六进制、十进制
(1)(10010111)2=(97)16=(151)10
(3)(0.01011111)2=(0.5F)16=(0.37109375)10
1.2十进制到二进制、十六进制
(1)(17)10=(10001)2=(11)16
(3) (0.39)10(0.0110 0011 1101 0111 0000 1010)2(0.63D70A)16
1.8用公式化简逻辑函数
(1)Y=A+B
(2)YABCABC
解：BCABCCABC（A＋A＝）
(5)Y=0
(2)(1101101)2=(6D)16=(109)10
(4)(11.001)2=(3.2)16=(3.125)10
(2)(127)10=(1111111)2=(7F)16
(4) (25.7)10(11001.1011 0011)2(19.B3)16
(1)YA BCACB C
解：YA BCACB CA BCA(BB)C(AA)B C
A BCABCAB CAB CABCA BCABCAB CABC
（2）YABC DA BCDABCDAB CDAB CDA BC D
1
数字电路习题答案（第一章）
（3ຫໍສະໝຸດ BaiduYABCD
解：YA(BC DBCDB CDB CDBC DBC DBCDBCD)
万里学院-数字电子技术基础-第三章习题及参考答案
第三章锁存器与触发器
一、选择题
1.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
2.一个触发器可记录一位二进制代码，它有个稳态。
A.0
B.1
C.2
D.3
3.对于D触发器，欲使Q n+1=Q n，应使输入D= 。
A.0
B.1
C.Q
D.Q
4.存储8位二进制信息要个触发器。
A.2
B.3
C.4
D.8
5.对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T= 。
A.0
B.1
C.Q
D.Q
6.对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T= 。
A.0
B.1
C.Q
D.Q
7.在下列触发器中，有约束条件的是。
A.主从JK F/F
B.主从D F/F
C.同步RS F/F
D.边沿D F/F
8.对于JK触发器，若J=K，则可完成触发器的逻辑功能。
A.RS
B.D
C.T
D.Tˊ
9.欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A.J=K=0
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=0
E.J=0,K=Q
10.欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=1
E.J=1,K=Q
11.欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=1
D.J=0,K=1
E.J=K=1
12.欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A.J=K=1
B.J=1,K=0
C.J=K=Q
D.J=K=0
《数字电路制作与测试》习题册（三）
《数字电路制作与测试》习题册（三）项⽬三计数器的设计与调试主要知识点：
⼀、填空题
1. 时序逻辑电路的输出不仅与有关，⽽且与有关。
2. 时序逻辑电路中的存储电路通常有两种形式：和。
3. 是构成时序逻辑电路中存储电路的主要元件。
4. 锁存器和触发器是构成时序逻辑电路中的主要元件。
5. 按逻辑功能分，触发器有、、、触发器等⼏种。
6. 触发器按照逻辑功能来分⼤致可分为种。
7. 触发器是构成逻辑电路的重要部分。
8. 触发器有两个互补的输出端Q 、Q ，定义触发器的0状态为，
1状态为，可见触发器的状态指的是端的状态。
9. 触发器的两个输出端Q 、Q ，当0,1Q Q ==时，我们称触发器处于。
10. 触发器的状态指的是的状态，当1,0Q Q ==时，触发器处于。
11. 触发器有2个稳态，存储4位⼆进制信息要个触发器。
12. 因为触发器有个稳态，6个触发器最多能存储⼆进制信息。
13. ⼀个有与⾮门构成的基本RS 触发器，其约束条件是。
14. ⼀个基本R S 触发器在正常⼯作时，它的约束条件是R +S =1，
则它不允许输⼊S = 且R = 的信号。
15. 与⾮门构成的基本RS 锁存器输⼊状态不允许同时出现R = S = 。
16. 与⾮门构成的基本RS 锁存器的特征⽅程是，约束条件是。
17. 由与⾮门构成的基本RS 锁存器其逻辑功能有种。
18. 由与⾮门构成的基本RS 锁存器正常⼯作时有三种状态，分别是01R S =输出为，10R S = 输出为，11R S =输出为。（0状态/1
状态/保持状态）。
数字电子技术基础第三版第三章答案
第一节重点与难点
一、重点：
1.组合电路的基本概念
组合电路的信号特点、电路结构特点以及逻辑功能特点。
2.组合电路的分析与设计
组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。
组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计电路由门电路组成，所以使用门的数量较多，集成度低。
答：将具有特定含义的不同的二进制代码辨别出来，翻译成为对应输出信号的电路就是译码器。常用的译码器有变量译码器和数字显示译码器。
对于译码器每一组输入编码，在若干个输出中仅有一个输出端为有效电平，其余输出皆处于无效电平，这类译码器称为变量译码器。常用的有2-4线译码器、3-8线译码器、4-10线8421BCD译码器等。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
习题3.5表真值表
输入
输出
D C B A
阎石《数字电路》课后习题答案详解第三章答案
第三章
3.1 解：由图可写出Y 1、Y 2的逻辑表达式：
BC
AC AB Y C B A C B A C B A ABC BC AC AB C B A ABC Y ++=+++=+++++=21)(
真值表：
3.2 解：
A
Y A Y A Y A Y Z comp A A A Y A A A A Y A Y A Y Z comp ======++=+=====43322114324323232210001，，，时，、，，，时，、， 真值表：
3.3解：
3.4解：采用正逻辑，低电平＝0，高电平＝1。设水泵工作为1，不工作为0，由题目知，水泵工作情况只 有四种：全不工作，全工作，只有一个工作
真值表：
图略
3.5 解：
设输入由高位到低位依次为：A 4、A 3、A 2、A 1， 输出由高位到地位依次为：B 4、B 3、B 2、B 1
3.6 1111100000310对应编码为：，对应编码为：A A
3.7解：此问题为一优先编码问题，74LS148为8－3优先编码器，只用四个输入端即可，这里用的是7～4，
低4位不管；也可用低4位，但高位必须接1（代表无输入信号）；用高4位时，低4位也可接1，
以免无病房按时灯会亮。
3．8
（图略）
3.9 解： 3.11解：
3.10解：
3.12解：
3.13解：
3.14 由表知，当DIS＝INH＝0时
D
BC
A
CD
B
A
CD
B
A
C
B A
D
C
B
A
D
C
B
A
Z
C
B
A
D
A
A
A
D
A
A
A
D
A
A
A
D
A
A
A
D
A
A
A
D
A
A
A
D
A
A
A
D
A
A
A
Y
+
+
+
+
+
=
+ +
+
+
+
+
+
=
得：
、
、
代入
7
1
2
6
1
2
5
1
数字电路第四版第三章习题答案
第三章组合逻辑电路课后习题答案
3.1 （a ）()()Y A B C D =⊕+⊕ （b ）Y A B A B AB AB A
B =+++=+=
3.2 （a ）10Y AB B C CD AB B C C D B D =+++=++++=++= （b ）()()1Y AB A B C AB A B C AB ABC ABC =⋅⊕⋅=+⊕=++ 2Y A B C =⊕⊕ 3.3 （1）Y A B C =⊕⊕ （2）Y AB BC AC =++ 3.4 （1）1Y B =
（2）方法一：用基本设计方法实现，列真值表，求表达式化简。 232120Y B B B B B =++
方法二：选择合适的比较器芯片实现，可以选用74LS85芯片实现该电路，设输入四
位二进制数用3210X X X X ，输出用2Y 表示，连线图如下所示。
3210
3.5 设1010:;:A A A B B B ，当A B >时，输出Y 为1
A 1 A 0
B 1 B 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
Y 0000100011001110
A1A0B1B0
011110
0001
11
10
00111
11
1
Y AC BCD ABD
=++
3.6 设两个四位数分别为：32103210:;:A A A A A B B B B B ，只有当两个四位数的每一位数都相等时，这两个四位数才相等。所以：()()()()33221001Y A B A B A B A B =⊕+⊕+⊕+⊕ 3.7 两个一位二进制数用i A 、i B 表示，1i C -表示来自低位的进位信号；
数字电子技术基础-第3章课后习题答案
第3章集成逻辑门电路
3-1 如图3-1a）～d）所示4个TTL门电路，A、B端输入的波形如图e）所示，试分别画出F1、F2、F3和F4的波形图。
A
1
A
2
34
a)b)
c)d)
F1
F2
F
3
F4
B
A
e）
图3-1 题3-1图
解：从图3-1a）～d）可知，
1
1
F=，
2
F A B
=+，
3
F A B
=⊕，
4
F A B
= ，输出波形图如图3-2所示。
F1
F2
F3
F
4
A
B
图3-2题3-1输出波形图
3-2 电路如图3-3a ）所示，输入A 、B 的电压波形如图3-3b ）所示，试画出各个门电路输出端的电压波形。
1
A 2
3
b)
a)
A
B
图3-3 题3-2图
解：从图3-3a ）可知，1F AB =，2F A B =+，3F A B =⊕，输出波形如图3-4所示。
F 1
F 2
F 3
A
B
图3-4 题3-2输出波形
3-3
在图3-5a ）所示的正逻辑与门和图b ）所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F 和A 、B 之间是什么逻辑关系。
b)
a)
图3-5 题3-3图
解：（1）图3-5a ）负逻辑真值表如表3-1所示。
表3-1 与门负逻辑真值表
F 与A 、B 之间相当于正逻辑的“或”操作。
（2）图3-5b ）负逻辑真值表如表3-2所示。
表3-2 或门负逻辑真值表
F 与A 、B 之间相当于正逻辑的“与”操作。
3-4试说明能否将与非门、或非门和异或门当做反相器使用？如果可以，各输入端应如何连接？
解：与非门、或非门和异或门经过处理以后均可以实现反相器功能。 1）与非门：将多余输入端接至高电平或与另一端并联； 2）或非门：将多余输入端接至低电平或与另一端并联；
数字电路第三章习题与答案
第三章集成逻辑门电路
一、选择题
1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动
B、相当于悬空
C、电压不高不低
D、测量电阻指针不动
2、以下电路中可以实现“线与”功能的有( )。
A、与非门
B、三态输出门
C、集电极开路门
D、漏极开路门
3.以下电路中常用于总线应用的有( )。
A、TSL门
B、OC门
C、漏极开路门
D、CMOS与非门
4.逻辑表达式Y=AB可以用( )实现。
A、正或门
B、正非门
C、正与门
D、负或门
5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空
B、通过电阻2、7kΩ接电源
C、通过电阻2、7kΩ接地
D、通过电阻510Ω接地
6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源
B、通过电阻3kΩ接电源
C、接地
D、与有用输入端并联
7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RON
B、＜ROFF
C、ROFF＜RI＜RON
D、＞ROFF
8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度
B、增加饱与深度
C、采用有源泄放回路
D、采用抗饱与三极管
9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗
B、高速度
C、高抗干扰能力
D、电源范围宽
10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列
B、 CT74LS低功耗肖特基系列
C、CT74L低功耗系列
D、 CT74H高速系列
11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式( )。
数字电路第三章习题与答案
第三章集成逻辑门电路
一、选择题
1. 三态门输出高阻状态时，（）是正确的说法。
A.用电压表测量指针不动
B.相当于悬空
C.电压不高不低
D.测量电阻指针不动
2. 以下电路中可以实现“线与”功能的有（）。
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门
3．以下电路中常用于总线应用的有（）。
门门
C. 漏极开路门与非门
4．逻辑表达式Y=AB可以用（）实现。
A.正或门
B.正非门
C.正与门
D.负或门
5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.悬空
B.通过电阻Ω接电源
C.通过电阻Ω接地
D.通过电阻510Ω接地
6．对于TTL与非门闲置输入端的处理，可以（）。
A.接电源
B.通过电阻3kΩ接电源
C.接地
D.与有用输入端并联
7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.＞RON
B.＜ROFF ＜RI＜RON D.＞ROFF
8．三极管作为开关使用时，要提高开关速度，可( )。
A.降低饱和深度
B.增加饱和深度
C.采用有源泄放回路
D.采用抗饱和三极管
9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
10．与CT4000系列相对应的国际通用标准型号为（）。
肖特基系列 B. CT74LS低功耗肖特基系列
74L低功耗系列 D. CT74H高速系列
11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式（）。
Ａ．
Ｂ．
Ｃ．
12．某TTL反相器的主要参数为IIH＝20μA；IIL＝ｍA；IOH＝400μA；水IOL＝14ｍA，带同样的门数（）。
数字电子技术基础 阎石第四版 课后答案【khdaw_lxywyl】
R L (max) = R L (min) =
Vcc − VOH 5 − 3.2 = 5K = nI OH + mI IH 3 × 0.1 + 3 × 0.02 Vcc − VOL 5 − 0 .4 = ≈ 0.68 K I LM − m ′I IL 8 − 3 × 0.4
∴ 0.68 K < R L < 5 K
（8）Y = A + ( B + C )( A ቤተ መጻሕፍቲ ባይዱ B + C )( A + B + C )
解：Y = A + ( B ⋅ C )( A + B + C )( A + B + C ) = A + ( AB C + B C )( A + B + C ) = A + B C ( A + B + C ) = A + AB C + B C = A + B C
2
w
.c
Y = AB + AC
(2) Y = B + A D + AC (4) Y = A + B D (6) Y = CD + B D + AC
om
(4) Y = ABCD+ ABCD+ ABCD + ABC D + ABCD + ABCD + ABC D + ABCD
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章集成逻辑门电路
一、选择题
1。三态门输出高阻状态时,（）是正确的说法。
A.用电压表测量指针不动Ｂ．相当于悬空
C.电压不高不低
D.测量电阻指针不动
2. 以下电路中可以实现“线与”功能的有（ ).
A。与非门B．三态输出门
C.集电极开路门Ｄ。漏极开路门
３。以下电路中常用于总线应用的有（ )。
A．TSＬ门 B。OC门
Ｃ．漏极开路门Ｄ.CMOS与非门
4。逻辑表达式Y＝AB可以用（）实现。
A.正或门
B.正非门 C。正与门D。负或门
5.TTL电路在正逻辑系统中，以下各种输入中( ）相当于输入逻辑“1”。
A.悬空 B。通过电阻２.7kΩ接电源
Ｃ.通过电阻2．７ｋΩ接地Ｄ．通过电阻5１0Ω接地
6．对于TTL与非门闲置输入端的处理，可以( ）。
Ａ。接电源 B.通过电阻3ｋΩ接电源
C.接地
D.与有用输入端并联
７．要使TＴL与非门工作在转折区，可使输入端对地外接电阻RI( ).
Ａ.＞ＲON B。＜ROFＦ C。RＯFF＜RI A。降低饱和深度 B．增加饱和深度 C．采用有源泄放回路 D。采用抗饱和三极管 9．ＣＭＯS数字集成电路与TTＬ数字集成电路相比突出的优点是（）。 A。微功耗 B。高速度Ｃ．高抗干扰能力 D．电源范围宽 １0.与CT４00０系列相对应的国际通用标准型号为（）。 A．ＣT74S肖特基系列 B。 CT74LＳ低功耗肖特基系列 C.ＣT７4Ｌ低功耗系列Ｄ. CT７4Ｈ高速系列 1１.电路如图(ａ),（ｂ）所示，设开关闭合为1、断开为0;灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式( ）。 F 1 F 2 (a) (b) Ａ.C AB F =1 )(2B A C F += B 。C AB F =1 )(2B A C F += Ｃ。 C B A F =2 )(2B A C F += 12．某TTL 反相器的主要参数为IIH=20μA ；I ＩＬ＝1.4mA;IOH=４00μA;水IOL ＝14mA,带同样的门数（ )。 Ａ．2０ Ｂ．２0０ Ｃ．1０ Ｄ.１00 1３．在TTL 门电路的一个输入端与地之间开路，则相当于在该输入端输入（ )。 A.高阻态 B ．高电平 C 。低电平 １4。在 正 逻 辑 条 件 下， 如 图 所 示 逻 辑 电 路 为（ ) 。 A 。“ 与 ” 门 B 。“ 或” 门 ﻩ Ｃ.“ 非" 门 D ．“ 与非” 门 A B F 15.CMOS 门 电 路 的 扇 出 系 数 比 TTL 门 电 路（ ). (a ） 小 得 多 ﻩﻩ(b) 小 ﻩ （ｃ） 大 得 多 1６.判断下图所示各电路中三极管的工作状态，（ ）图工作在截止区。 1７．一脉冲电路的占空比q=2/3，该电路的Ｔw=（） Ａ．T/3 B．2T/3 C．3T/2 二、判断题(正确打√,错误的打×） 1．TＴＬ与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑１。（） 3.普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） ４。两输入端四与非门器件74LS０0与7400的逻辑功能完全相同。( ) 5.CMOS或非门与TTL或非门的逻辑功能完全相同。（） ６.三态门的三种状态分别为：高电平、低电平、不高不低的电压.( ) ７．TTＬ集电极开路门输出为1时由外接电源和电阻提供输出电流。( ） 8．一般ＴTＬ门电路的输出端可以直接相连,实现线与。( ） ９．CMOS ＯＤ门(漏极开路门)的输出端可以直接相连,实现线与。（） １0．TＴL ＯＣ门(集电极开路门）的输出端可以直接相连,实现线与。( ） 三、填空题 １．集电极开路门的英文缩写为门，工作时必须外加 和 . 2.OＣ门称为门,多个OC门输出端并联到一起可实现功能. ３.ＴTL与非门电压传输特性曲线分为区、区、区、区。 4.国产ＴＴＬ电路相当于国际ＳN5４/74LS系列，其中LS表示。 四、简答题 １.简述二极管、三极管的开关条件。 2.反相器如图题３—2所示.在ＵIL 、UI Ｈ一定的情况下,定性回答下列问题。 (1）为提高输入低电平时的抗干扰能力，Ｒ1、R2、|—UBB|应如何选取？ （2）为提高输入高电平时的抗干扰能力,Ｒ1、R2、|—UB Ｂ|、ＲC 、β、ＵCC 应如何选取？ (3）为提高输出高电平时的带负载能力，RC 应如何选取？ （4)为提高输出低电平时的带负载能力，R1、R2、|-UB Ｂ|、RC 、β、ＵCC 应如何选取? （５）为提高反相器的工作速度,Ｒ１、R ２、｜-U ＢＢ|、ＲC 、β、U ＣC 应如何选取？ 图题3－2 ３．图题３-３中的门电路均为ＴＴL 门电路，三极管导通、饱和时U ＢE Ｓ=0.7V,若UIH ＝３.6V,U ＩＬ=0．3Ｖ,ＵO Ｈmin=3V ，UOLm ａx=0.3V ，IOL ｍax ＝1５ｍＡ,ＩOH ｍax=0.5mA.试回答下列问题。 (１）在（a)中,要使AB Y 1=、AB Y 2=，试确定Ｒ的取值范围。 （2）在(b ）中，β=２０，RC ＝２K ，要使AB Y 1=、AB Y 2=，试确定Ｒb 的取值范围。 (3）在（c ）中,β=3０，RC=１。8K ，要使AB Y 1=、AB Y 2=,试确定Rb 的取值范围.