编码器VHDLFPGA
FPGA Verilog HDL 系列实例--8-3编码器
Verilog HDL 之直流电机PWM控制一、实验前知识准备在上一篇中总结了步进电机的控制，这次我将学习一下直流电机的控制，首先，我们简要了解下步进电机和直流电机的区别。
（1）步进电机是以步阶方式分段移动，直流电机通常采用连续移动的控制方式。
（2）步进电机采用直接控制方式，它的主要命令和控制变量都是步阶位置；直流电机则是以电机电压为控制变量，以位置或速度为命令变量。
（3）直流电机需要反馈控制系统，他会以间接方式控制电机位置。
步进电机系统多半以“开环方式”进行操作。
1、什么是直流电机输出或输入为直流电能的旋转电机，称为直流电机，它是能实现直流电能和机械能互相转换的电机。
当它作电动机运行时是直流电动机，将电能转换为机械能；作发电机运行时是直流发电机，将机械能转换为电能。
2、什么是PWMPWM（脉冲宽度调制）是一种模拟控制方式，其根据相应载荷的变化来调制晶体管栅极或基极的偏置，来实现开关稳压电源输出晶体管或晶体管导通时间的改变，这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。
3、开发平台中直流电机驱动的实现开发板中的直流电机的驱动部分如图1.1所示。
利用FPGA设计一个0、1组成的双极性PWM发生器。
图1.1 直流电机的驱动部电路二、实验平台Quartus II 7.2 集成开发环境、SOPC-MBoard板、ByteBlaster II 下载电缆三、实验目标1、了解直流电机PWM的控制方法。
2、具有调速功能。
四、实验实现详细实现步骤请参考【连载】FPGA Verilog HDL 系列实例--------8-3编码器1、在设计文件中输入Verilog代码。
66 endmodule2、分析思考：（1）如何控制顺时针转和逆时针转？（2）速度的大小如何控制的？第38行~第53行：由2个引脚控制生成双极性PWM发生器。
结论：（1）以MA_r[0]为准，当状态0的时间大于状态1的时间时，电机逆时针转动；反之，电机顺时针转动。
(完整word版)利用VHDL实现(2,1,2)卷积码编码
专业课程设计报告题 目： 利用VHDL 实现（2,1,2）卷积码编码南昌航空大学信息工程学院20 17 年 6 月 27 日姓 名：专 业：通信工程班级学号： 同 组人 ： 指导教师：专业课程设计任务书2016－2017学年第2 学期第17 周－19 周题目利用VHDL实现（2,1,2）卷积码编码内容及要求1.设计一个（2，1，2）卷积码编码器。
2.在FPGA上用VHDL硬件描述语言实现上述编码器和译码器。
3. 通在试验箱上过拨码开关输入信息序列，观察编码输出（即指示灯的亮灭）进度安排第17周：查阅资料，确定方案，完成原理图设计及仿真；第18周：领取元器件、仪器设备，制作、焊接电路，调试电路，完成系统的设计；第19周：检查设计结果、撰写课设报告。
学生姓名：指导时间：第17～19周指导地点：E楼610室任务下达2017年6 月12 日任务完成2017年6月30日考核方式 1.评阅□√ 2.答辩□ 3.实际操作□√ 4.其它□指导教师夏思满系（部）主任徐新河摘要在现代数字通信中，为降低数据传输的误码率，提高通信质量及其可靠性，常在通信中采用纠错编码技术。
其中卷积码就是一种具有较强纠错能力的纠错码。
由于Vitebrbi译码算法比较容易实现，卷积码得到了广泛应用。
本课题简明地介绍了用EDA技术实现卷积码编码器的实现。
卷积码纠错性能常常优于分组码，是一种性能优越的信道编码。
由于码字之间的相关性，其编码器要利用移位寄存器来存储状态。
随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。
卷积码作为通信系统中重要的编码方式，以其良好的编码性能，合理的译码方式，被广泛应用。
本文在阐述卷积码编码器基本工作原理的基础上，给出了（2,1,2）卷积编码器的VHDL设计，在QuartusⅡ环境下进行了波形功能仿真，并下载到EP1C6T144C8N芯片上进行验证，最终实现输入四位序列，编码输出八位通过指示灯显示。
关键词：卷积码QuartusⅡEP1C6T144C8N目录：摘要 (3)目录： (4)第一章系统设计要求 (5)1.1系统设计要求 (5)第二章系统组成与工作原理 (5)2.1系统组成 (5)2.2编码器设计原理 (5)2.2.1结构图法描述编码器 (6)2.2.2（2,1,2）卷积码的状态转移图 (7)第三章编码器设计方案与对比选择 (8)第四章VHDL语言实现及仿真调试 (9)4.1编码器电路设计 (9)4.2VHDL描述编码器 (10)4.2调试 (12)第五章FPGA编程下载 (15)第六章实验心得 (17)参考文献 (18)第一章系统设计要求1.1系统设计要求1.设计一个（2，1，2）卷积码编码器。
基于FPGA的超高清视频解码技术研究
基于FPGA的超高清视频解码技术研究随着科学技术的不断发展和社会的不断进步，人们对视频解码技术的要求越来越高。
基于FPGA的超高清视频解码技术，因其高效、稳定和实时性等特点，成为现在发展趋势。
本文主要探讨基于FPGA的超高清视频解码技术的研究进展、发展现状、应用前景等。
一、近几年基于FPGA的视频解码技术研究进展1.1 VHDL在超高清视频解码中的应用VHDL (VHSIC Hardware Description Language) 是一种硬件描述语言，可用于描述数字电路的行为和结构。
现在，FPGA中运用了许多种数字电路以支持超高清视频解码。
大部分数字电路被设计成基于VHDL的暂态状态图，并且进行了验证、仿真，最终被烧录到FPGA中。
1.2 视频编解码器与片上处理器视频编解码器 (Codec) 和片上处理器 (SoC) 是基于FPGA的视频解码技术中的基本组件。
编解码器负责将原始视频信号转换为可传输的格式，并负责解码接收到的视频信号。
SoC则用于将 Codec 和其它组件（如内存和网络接口）整合到FPGA板上。
1.3 基于FPGA的视频解码控制系统基于FPGA的视频解码控制系统应该实现以下功能：视频解码、捕获和显示；编/解码器的配置；编/解码器的数据流量；FPGA的中断控制（IRQ）以及系统总线控制等。
可以说，实现以上功能，是基于FPGA的视频解码技术的关键。
二、基于FPGA的超高清视频解码技术的发展现状近年来，FPGA 的集成度不断提高，计算能力不断增强，以及新兴技术不停突破，叠加在一起，为基于FPGA的超高清视频解码技术的发展提供了有力保障。
2.1 4K技术在FPGA中的应用4K技术指的是电视屏幕最小分辨率为3840×2160像素，这样的分辨率大大增加了图像的清晰度。
FPGA在4K技术的发展中起到了非常重要的作用。
一些公司对FPGA中4K技术的应用进行了深入的研究，结合ASIC等芯片和软件算法，大大提高了FPGA的性能和效率。
可编程逻辑器件实验报告
一、实验目的通过本次实验，使学生掌握可编程逻辑器件（FPGA）的基本原理和操作方法，了解其结构特点和应用领域。
通过实验，培养学生动手实践能力和创新意识，提高学生运用FPGA进行数字系统设计和验证的能力。
二、实验原理可编程逻辑器件（FPGA）是一种高度集成的数字电路，具有可编程性、可扩展性和可重用性。
FPGA主要由可编程逻辑单元、可编程互连资源、时钟管理单元、I/O单元等组成。
通过编程，用户可以根据自己的需求定制FPGA内部逻辑结构，实现各种数字电路功能。
FPGA编程通常采用硬件描述语言（HDL），如VHDL或Verilog。
HDL描述了电路的功能和结构，通过编译和综合，生成FPGA内部的逻辑资源分配和互连关系。
实验中，我们将使用Quartus II软件进行FPGA编程和仿真。
三、实验内容1. FPGA基础操作（1）安装Quartus II软件，熟悉软件界面和基本操作。
（2）搭建FPGA实验平台，包括FPGA开发板、电源、连接线等。
（3）将FPGA开发板连接到计算机，进行硬件初始化和配置。
2. FPGA编程（1）使用VHDL或Verilog语言编写实验程序，实现简单的数字电路功能，如全加器、编码器、译码器等。
（2）将编写好的程序导入Quartus II软件，进行编译和综合。
（3）观察编译报告，检查程序语法错误和资源占用情况。
（4）进行仿真，验证程序功能是否正确。
3. FPGA下载与验证（1）将编译后的程序下载到FPGA芯片中。
（2）使用示波器或逻辑分析仪等工具，观察FPGA输出的波形，验证程序功能。
（3）根据实验要求，修改程序参数，优化电路性能。
四、实验步骤1. 搭建实验平台（1）将FPGA开发板连接到计算机，确保所有连接线正确。
（2）检查电源电压，确保FPGA芯片供电正常。
2. 编写程序（1）打开Quartus II软件，创建新工程。
（2）选择合适的HDL语言，编写实验程序。
（3）保存程序，并添加到工程中。
FPGA基于vhdl的3b4b线路编码解码实现
现代电子综合课程设计课题名称：基于VHDL的3B4B线路编码/解码实现*名：**学号：**********组员：付成志（2008142120）专业：电子信息科学与技术指导教师：***2011年6月27日基于VHDL的3B4B线路编码/解码实现——《编码部分（Encode3B4B）》摘要:mBnB 码是光纤通信系统中常用的码型之一, 本次设计了一种简单实用的3B4B 编码方法, 并提出了用Altera开发系统的硬件描述语言VHDL 实现全数字3B4B 编译码电路的设计思想和方法, 最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL 语言设计方法。
关键词：3B4B 码；FPGA；VHDL 语言；波形仿真一、设计原理：数字光纤通信系统对线路码型的要求主要是保证传输的透明性，如下图，在电调制光源之前，通常需要对解码或扰码后的二进制码进行线路编码，减小功率谱中的高低频分量，为光接收机提供足够的定时信息，保证定时信息丰富，或能提供一定的冗余码，用于平衡码流、误码监测和公务通信。
而接收端进行光电转换后，提取位时钟信号进行判决得到线路编码信号，还需要进行解码还原出原始数字信号。
光发送机的线路编码电路二、3B4B 编码规则：大多数mBnB 码都采用两种模式编码, 两种模式交替使码字中的不均值为零。
这种编码电路多采用可编程只读存储器PROM 查找表的方法实现。
下面介绍一种3B4B码, 可用更为简单的电路实现, 其编码规则具体说明如下:先将输入的数字信号每3 b 为一码字, 在同样长的时间间隔内变换成4 b 一组的输出码字。
①变换后4 b 的一个码字中, 第1 与第4 比特位分别由变换前3 b 码字中的第1 与第3 比特位取反而得到；②变换前的第1 与第2 比特位分别作为变换后的第2与第3 比特位。
其编码情况如表所示：3B 000 001 010 011 100 101 110 111 4B 1000 1000 1011 1010 0101 0100 0111 0110从编码表可以看出, 这种编码规则不仅简单, 且具有以下2 个突出的特点：①编码后每组码字的前两位都有极性翻转, 定时信息丰富, 有利于译码电路中分组信号的提取；②连“0”和连“1”的分组经变换后都成为“0”,“1”均等的码字, 对抑制光接收机中的基线浮动有利。
双码道绝对位置编码器及实验装置的研究的开题报告
双码道绝对位置编码器及实验装置的研究的开题报告引言双码道绝对位置编码器是一种能够实现绝对位置检测的高精度编码器，使用广泛。
它采用两个相位相差90度的信号，通过对信号幅值和相位差进行计算，可以计算出物体的精确位置。
本文将介绍双码道绝对位置编码器及实验装置的研究，包括研究背景、研究内容、研究方法、研究结果以及未来展望。
研究背景随着科学技术的不断发展，对于精度要求越来越高的行业，例如航空航天、汽车制造、机器人等，对于位置检测的要求也越来越高。
传统的编码器采用的是增量式编码方式，其能够实现位置变化的检测，但是无法实现绝对位置的计算，只有在确定参考点后，才能准确的计算出物体的位置。
相对于增量式编码器，双码道绝对位置编码器具有更高的精度、更高的可靠性以及更快的测量速度。
研究内容本文将研究双码道绝对位置编码器及实验装置的设计和制作，主要包括以下内容。
1. 研究双码道绝对位置编码器的工作原理和优势。
2. 设计双码道绝对位置编码器的硬件电路，包括信号放大、滤波、A/D转换等。
3. 利用VHDL语言进行FPGA硬件编程。
4. 制作双码道绝对位置编码器实验装置，并进行实验验证。
研究方法本研究将采用理论研究和实验研究相结合的方法，包括以下步骤。
1. 理论研究：研究双码道绝对位置编码器的工作原理、编码方式、信号处理方法等。
2. 硬件电路设计：对双码道绝对位置编码器进行硬件电路设计，包括信号放大、滤波、A/D转换等。
3. VHDL编程：利用VHDL语言进行FPGA硬件编程，实现编码器信号的处理和计算。
4. 制作实验装置：制作双码道绝对位置编码器实验装置，并进行实验验证。
研究结果经过理论研究和实验验证，本研究成功设计制作了双码道绝对位置编码器及实验装置。
实验结果表明，该装置具有高精度、高可靠性和较快的测量速度，可以广泛应用于汽车制造、航空航天、机器人等行业的位置检测。
未来展望本研究仅是对双码道绝对位置编码器及实验装置的初步研究，还有许多问题需要继续深入研究和探讨。
FPGA与VHDL
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点FPGA简介背景目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。
这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。
在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。
一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。
但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。
厂商也可能会提供便宜的但是编辑能力差的FPGA。
因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。
另外一种方法是用CPLD（复杂可编程逻辑器件备）。
CPLD与FPGA的关系早在1980年代中期，FPGA已经在PLD设备中扎根。
CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。
CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。
CPLD和FPGA的主要区别是他们的系统结构。
CPLD是一个有点限制性的结构。
这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。
fpga的编程方法
fpga的编程方法FPGA（Field-Programmable Gate Array）是一种可编程的逻辑器件，能够根据用户的需求进行编程，实现各种不同的功能。
FPGA的编程方法有多种，包括硬件描述语言和图形化编程工具。
本文将介绍几种常用的FPGA编程方法，并对其特点和应用进行详细阐述。
一、硬件描述语言（HDL）硬件描述语言是一种用于描述数字电路的语言，常用的HDL有VHDL （VHSIC Hardware Description Language）和Verilog。
这种编程方法将硬件电路抽象为逻辑门、寄存器等基本元素，并通过编写代码来描述它们之间的连接关系和功能。
HDL具有描述精确、灵活性强的特点，适用于复杂的电路设计和开发。
使用HDL进行FPGA编程的过程大致包括以下几个步骤：1. 设计电路结构：根据需求和功能设计电路的逻辑结构，包括各个模块的功能和连接关系。
2. 编写HDL代码：使用VHDL或Verilog编写描述电路结构和功能的代码，包括模块实例化、信号赋值、时序控制等。
3. 综合与布局：将HDL代码综合为门级网表，然后进行布局布线，生成可配置的FPGA逻辑电路。
4. 下载与调试：将生成的逻辑电路下载到FPGA芯片中，并进行功能验证和调试。
二、图形化编程工具除了使用HDL进行编程，FPGA的编程方法还包括使用图形化编程工具，如LabVIEW FPGA和Xilinx System Generator等。
这些工具提供了可视化的界面，用户只需通过拖拽和连接图形元件，即可完成对FPGA的编程。
图形化编程工具的使用过程相对简单，适合初学者或对硬件电路编程不熟悉的人。
用户只需选择所需的功能模块，将其拖入工作区域，并通过连接线将各个模块连接起来。
然后，通过配置模块的参数和时序，即可生成对应的FPGA逻辑电路。
三、特殊领域的FPGA编程方法除了传统的HDL和图形化编程工具，还有一些特殊领域的FPGA编程方法。
基于FPGA的曼彻斯特编码器设计原理[文献综述]
![基于FPGA的曼彻斯特编码器设计原理[文献综述]](https://img.taocdn.com/s3/m/6706edf82af90242a895e5db.png)
文献综述电子信息工程基于FPGA的曼彻斯特编码器设计原理摘要：本文首先介绍了编码的定义，概述了曼彻斯特码的设计思想与原理，阐述了基于CPLD/FPGA的曼彻斯特编解码设计和AVR单片机中曼彻斯特编解码的设计,并指出各自的优缺点。
关键词：曼彻斯特码;同步信号;VHDL;仿真1、编码技术概述编码就是用预先规定的方法将文字、数字或其他对象编成数码，或将信息、数据转换成规定的电脉冲信号，将数据转换为代码或编码字符，并能译为原数据形式[1]。
编码在电子计算机、电视、遥控和通讯等方面广泛使用。
编码是信息从一种形式或格式转换为另一种形式的过程。
解码，是编码的逆过程。
通信系统可以分为模拟通信系统和数字通信系统两大类。
数字通信具有许多模拟通信无法比拟的优点，特别是与计算机技术相结合，显示出了强大的生命力，已经成为现代通信发展的主流。
信源编码是数字通信系统的重要组成部分，它的作用一方面是把信源发出的模拟信号转化成以二进制为代表的数字式信息序列完成模拟信号数字化。
另一方面为了使传输更有效，把与传输内容无关的冗余信息去掉，完成信源的数据压缩。
人类感觉器官可以接受的信息，如话音、图像等大多数是以模拟形式出现的。
在利用数字通信系统传输这些模拟信号时，首先要将模拟信号数字化，然后再用数字通信方式传输。
在正弦波调制中，调幅（AM）、调频（FM）和调相（PM），已调信号在时间上是连续的，他们均属于模拟调制[2]。
而在脉冲调制中，脉冲幅度调制（PAM）、脉冲相位调制（PPM）和脉冲宽度调制（PWM）等，虽已调波在时间上被抽样离散化，但各自调制参数却是按照信源的规律连续地变化，所以仍属于模拟调制范畴。
如果在调制过程中采用抽样、量化、编码等手段，使已调波不但在时间上是离散的，且在幅度变化上用数字来体现，这便是模拟信号数字化。
最常用的模拟信号数字化方法是脉冲编码调制（PCM），实际上是连续模拟信号的数字采样表示，脉冲编码调制(PCM)编码器和解码器位于一个图像编码系统的起点和终点。
基于FPGA的循环码编译码器设计与实现
基于FPGA的循环码编译码器设计与实现摘要循环码编译码器性能稳定，有较强的检错、纠错能力，在通信、军事方面具有广泛的应用。
本次设计采用基于VHDL语言，以FPGA为硬件载体，设计了一个循环码编译码器。
设计分为编码器和译码器两部分，其中编码器可以为(15,7)循环码进行编码器，译码器电路由迭代译码算法电路、钱氏搜索译码算法电路、差错定位电路以及译码电路等组成。
在MaxplusⅡ开发平台上进行编译、仿真，设计的编码器可以完成7位信息码的循环码编码，译码器可以完成检错和两位错码的纠错，仿真结果证明了编译码器设计合理，达到预期目标。
关键词：VHDL；循环码；编码器；译码器DESIGN AND IMPLEMENTATION OF A CYCLIC CODE OFFPGA-BASED CODECSABSTRACTCyclic code codec performances stable, has strong error detection, error correction capability with a wide range of applications in the communications, military. Designing a Codec with VHDL as development language, and FPGA as hardware support. This design is divided into two parts, the encoder and decoder, and encoder is (15,7) cyclic code encoder, decoder circuit can be divided into iterative decoding algorithm circuit, Chien search circuit decoding algorithm, error location circuit and decoding circuits, etc. After compilation, simulation development platform on Maxplus II, the encoder can be completed on 7 cyclic code encoding information code, decoder can complete error detection and error correction two error codes, and it proved the rationality of codec designed, achieved the desired goals.Key words: VHDL; Cyclic code; Encoder; Decoder目录1 绪论 (1)1.1 研究背景以及发展现状 (1)1.2 研究目的及意义 (1)2 相关原理 (3)2.1 线性分组码 (3)2.2 循环码 (4)2.2.1 定义 (4)2.2.2 任一(n,k)循环码的生成多项式 (5)2.2.3 循环码的编码 (6)2.2.4 循环码的译码 (6)2.3 BCH码 (6)3 编译码器设计 (9)3.1 编码器设计原理 (9)3.2 译码器设计原理 (10)3.2.1由接收多项式r(x)求伴随式s (9)3.2.2由伴随式s求出错误位置 (10)4 编译码器实现 (13)4.1 编译码器实现流程图 (13)4.2 编码器实现 (14)4.3 译码器实现 (16)4.3.1 迭代译码算法电路以及相应代码实现 (16)4.3.2 钱氏搜索译码算法电路以及相应代码实现 (16)4.3.3 差错定位电路以及相应代码实现 (18)4.3.4 译码电路以及相应代码实现 (20)4.4 编码器顶层文件生成模块 (23)4.5 译码器顶层文件生成模块 (23)4.6 编译码器模块仿真 (21)4.6.1 编码器模块仿真 (21)4.6.2 译码器模块仿真 (24)4.7 FPGA板级验证 (23)5 总结 (27)参考文献 (26)致谢 (27)附录 (28)附件1：开题报告 (41)附件2：译文及原文影印件 (53)1 绪论1.1 研究背景以及发展现状循环码中，在码集中对两个码组编码，使用非进位相加，和仍属这个码组；这个码组里，把里面任何码组编码，然后对这个码组实行向左循环移位的操作，此时编出码依旧是此码组的[1]。
多摩川串行绝对值编码器数据通讯的实现
摘要：本文简要讲述了多摩川串行绝对值编码器的特点及数据通讯采用AU5561、可编程FPGA及采用微控制器高速串口的实现编码器数据通讯的三种方案。
多摩川绝对值编码器：日本多摩川（TAMAGAWA)精机株式会社成立与1938年。
多摩川属于技术立足与地域立足型企业，会社成立70多年来作为精密机械和多种检测机械工具与传感器制造商，从航空、宇宙、国防工业、到电机传感器等民用工业设备，其一直保持世界领先的地位。
在编码器领域，多摩川有40多年的制造研究历史，其超精密的角度检测仪，角度计测分解能够达到秒，角度的再现能够实现秒。
多摩川单圈17bit多圈16bit的绝对值编码器已投放市场多年，在中国国产机器人及数控自动化领域应用广泛，现已向国内推出解析度高达单圈23bit多圈16bit的绝对值编码器：”TS5700N8401”。
多摩川绝对值编码器编码器简介：机械结构与国内传统使用的OIH48锥轴编码器一致，可直接安装替代。
能够实现单圈23bit多圈16bit总计39bit的高解析度。
工作电源电压5V，主电源掉电情况下，依靠电池电路部分测量多圈数据变化，电池电流消耗低至60μA。
数据通讯是基于485硬件接口标准NRZ协议，通讯波特率为的串行通讯。
CRC循环循环冗余校验数据，避免数据出错导致异常的问题发生。
通讯距离可达到20米。
编码器具备状态自检功能，对于电池欠压、失效、编码器计数错误、过速度、码盘故障等可通过编码器状态位读取出来。
控制器或驱动器可通过单独的指令对单圈数据或多圈重置零位，可清除故障标志位。
内置768字节EEPROM,可擦写一万次以上，可写于电机相关信息，对于伺服驱动器对电机参数的自动识别提供了可行的途径。
多摩川串行绝对编码器通讯数据结构：串行波特率：起始位：1bit停止位：1bit数据位：8bit对于读取编码器单圈、多圈、全部数据、及复位状态只需发送一个字节控制数据。
编码器应答数据：包括接收到的控制字，及编码器状态字、编码器ID（能够识别编码器基本类型），及编码器数据。
实验二 基于VHDL格雷码编码器的设计
实验二基于VHDL格雷码编码器的设计一、实验目的1、了解格雷码变换的原理。
2、进一步熟悉QUARTUSII软件的使用方法和VHDL输入的全过程。
3、进一步掌握实验系统的使用。
二、实验原理格雷（Gray）码是一种可靠性编码，在数字系统中有着广泛的应用。
其特点是任意两个相邻的代码中仅有一位二进制数不同，因而在数码的递增和递减运算过程中不易出现差错。
但是格雷码是一种无权码，要想正确而简单的和二进制码进行转换，必须找出其规律。
根据组合逻辑电路的分析方法，先列出其真值表再通过卡诺图化简，可以很快的找出格雷码与二进制码之间的逻辑关系。
其转换规律为：高位同，从高到低看异同，异出‘1’，同出‘0’。
也就是将二进制码转换成格雷码时，高位是完全相同的，下一位格雷码是‘1’还是‘0’，完全是相邻两位二进制码的“异”还是“同”来决定。
下面举一个简单的例子加以说明。
假如要把二进制码10110110转换成格雷码，则可以通过下面的方法来完成，方法如图2-1。
图2-1 格雷码变换示意图因此，变换出来的格雷码为11101101。
三、实验内容本实验要求完成的任务是变换12位二进制码到12位的格雷码。
实验中用12位拨动开关模块的K1～K12表示8位二进制输入，用LED模块的LED1～LED12来表示转换的实验结果十二位格雷码。
实验LED亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。
通过输入不同的值来观察输入的结果与实验原理中的转换规则是否一致。
实验箱中的拨动开关、与FPGA的接口电路，LED灯与FPGA的接口电路以及拨动开关、LED与FPGA的管脚连接在实验一中都做了详细说明，这里不在赘述。
四、实验步骤1、 打开QUARTUSII 软件，新建一个工程。
2、建完工程之后，再新建一个VHDL File 。
新建一个VHDL 文件的过程如下： 1）选择QUARTUSII 软件中的File>New 命令，出现New 对话框。
如图2-2所示。
多摩川串行绝对值编码器数据通讯的实现
多摩川串行绝对值编码器数据通讯的实现摘要：本文简要讲述了多摩川串行绝对值编码器的特点及数据通讯采用AU5561、可编程FPGA及采用微控制器高速串口的实现编码器数据通讯的三种方案。
多摩川绝对值编码器：日本多摩川（TAMAGAWA)精机株式会社成立与1938年。
多摩川属于技术立足与地域立足型企业，会社成立70多年来作为精密机械和多种检测机械工具与传感器制造商，从航空、宇宙、国防工业、到电机传感器等民用工业设备，其一直保持世界领先的地位。
在编码器领域，多摩川有40多年的制造研究历史，其超精密的角度检测仪，角度计测分解能够达到0.001秒，角度的再现能够实现0.005秒。
多摩川单圈17bit多圈16bit的绝对值编码器已投放市场多年，在中国国产机器人及数控自动化领域应用广泛，现已向国内推出解析度高达单圈23bit多圈16bit的绝对值编码器：”TS5700N8401”。
多摩川绝对值编码器编码器简介：机械结构与国内传统使用的OIH48锥轴编码器一致，可直接安装替代。
能够实现单圈23bit多圈16bit总计39bit的高解析度。
工作电源电压5V，主电源掉电情况下，依靠电池电路部分测量多圈数据变化，电池电流消耗低至60μA。
数据通讯是基于485硬件接口标准NRZ协议，通讯波特率为2.5M的串行通讯。
CRC循环循环冗余校验数据，避免数据出错导致异常的问题发生。
通讯距离可达到20米。
编码器具备状态自检功能，对于电池欠压、失效、编码器计数错误、过速度、码盘故障等可通过编码器状态位读取出来。
控制器或驱动器可通过单独的指令对单圈数据或多圈重置零位，可清除故障标志位。
内置768字节EEPROM,可擦写一万次以上，可写于电机相关信息，对于伺服驱动器对电机参数的自动识别提供了可行的途径。
多摩川串行绝对编码器通讯数据结构：串行波特率：2.5M起始位：1bit停止位：1bit数据位：8bit对于读取编码器单圈、多圈、全部数据、及复位状态只需发送一个字节控制数据。
10 VHDL综合设计实验(大作业)
综合设计：基于VHDL的线路编解码实现数字光纤通信系统对线路码型的要求主要是保证传输的透明性，如下图，在电调制光源之前，通常需要对解码或扰码后的二进制码进行线路编码，减小功率谱中的高低频分量，为光接收机提供足够的定时信息，保证定时信息丰富，或能提供一定的冗余码，用于平衡码流、误码监测和公务通信。
而接收端进行光电转换后，提取位时钟信号进行判决得到线路编码信号，还需要进行解码还原出原始数字信号。
图1-1 光发送机的线路编码电路FPGA在通信领域应用非常广泛,即将成为硬件设计的主流技术，编解码系统是其最基本的应用之一。
希望同学们能珍惜这次历练的机会，独立自主完成该作业，提升自己FPGA分析问题、解决问题的能力，为就业和将来的深造打好基础！一、线路编解码的相关知识mBnB、mB1C、mB1P、mB1H等都是常用的光线路编码，下面分别对其原理和实现方法进行介绍：1）、mBnB线路编解码及其实现方法mBnB码是把输入的二进制原始码流进行分组，每组有m个二进制码，记为mB，称为一个码字，然后把一个码字变换为n个二进制码，记为nB，并在同一个时隙内输出。
这种码型是把mB变换为nB，所以称为mBnB码。
其中，m和n都是正整数，n>m，一般选取n=m+1。
mBnB码有1B2B、3B4B、5B6B、 8B9B等等。
最简单的mBnB码是1B2B码，即曼彻斯特码，这就是把原码的“０”变换为“01”，把“1”变换为“10”。
因此最大的连“０”和连“１”的数目不会超过两个，例如1001和0110。
但是在相同时隙内，传输1比特变为传输2比特，码速提高了1倍（以太网中应用）。
设计者应根据最佳线路码特性的原则来选择码表。
作为普遍规则，引入“码字数字和”(WDS)来描述码字的均匀性，并以WDS 的最佳选择来保证线路码的传输特性。
所谓“码字数字和”，是在nB码的码字中，用“-1”代表“0”码，用“+1”代表“１”码，整个码字的代数和即为WDS。
多摩川串行绝对值编码器数据通讯的实现
摘要：本文简要讲述了多摩川串行绝对值编码器的特点及数据通讯采用AU5561、可编程FPGA及采用微控制器高速串口的实现编码器数据通讯的三种方案。
多摩川绝对值编码器：日本多摩川（TAMAGAWA)精机株式会社成立与1938年。
多摩川属于技术立足与地域立足型企业，会社成立70多年来作为精密机械和多种检测机械工具与传感器制造商，从航空、宇宙、国防工业、到电机传感器等民用工业设备，其一直保持世界领先的地位。
在编码器领域，多摩川有40多年的制造研究历史，其超精密的角度检测仪，角度计测分解能够达到0.001秒，角度的再现能够实现0.005秒。
多摩川单圈17bit多圈16bit的绝对值编码器已投放市场多年，在中国国产机器人及数控自动化领域应用广泛，现已向国内推出解析度高达单圈23bit多圈16bit的绝对值编码器：”TS5700N8401”。
多摩川绝对值编码器编码器简介：机械结构与国内传统使用的OIH48锥轴编码器一致，可直接安装替代。
能够实现单圈23bit多圈16bit总计39bit的高解析度。
工作电源电压5V，主电源掉电情况下，依靠电池电路部分测量多圈数据变化，电池电流消耗低至60μA。
数据通讯是基于485硬件接口标准NRZ协议，通讯波特率为2.5M的串行通讯。
CRC循环循环冗余校验数据，避免数据出错导致异常的问题发生。
通讯距离可达到20米。
编码器具备状态自检功能，对于电池欠压、失效、编码器计数错误、过速度、码盘故障等可通过编码器状态位读取出来。
控制器或驱动器可通过单独的指令对单圈数据或多圈重置零位，可清除故障标志位。
内置768字节EEPROM,可擦写一万次以上，可写于电机相关信息，对于伺服驱动器对电机参数的自动识别提供了可行的途径。
多摩川串行绝对编码器通讯数据结构：串行波特率：2.5M起始位：1bit停止位：1bit数据位：8bit对于读取编码器单圈、多圈、全部数据、及复位状态只需发送一个字节控制数据。
基于FPGA的曼彻斯特编解码器设计
基于FPGA的曼彻斯特编解码器设计摘要：曼彻斯特码是一种性能良好的数字基带信号传输码，在工作原理的基础上，运用FPGA技术，利用VHDL设计完成曼彻斯特编解码器并用软件MAX +plusⅡ进行仿真，仿真结果与理论分析一致。
关键词：FPGA；VHDL；曼彻斯特码；编码器；解码器0引言曼彻斯特码简明有效时序却比较复杂，特别是在编码器接口的设计上需要大量的逻辑电路，FPGA的出现正好缓解了这个难题。
由于FPGA具有开发周期短、开发费用低、集成度高、性能稳定、结构灵活、成品不需要测试等诸多特点，所以越来越多的科学技术人员选择运用FPGA技术来进行电子电路的设计[1]。
1FPGA原理及开发工具1.1FPGA原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，其内部包括3个部分：输入输出模块IOB（Input Output Block）、可配置逻辑模块CLB（Configurable Logic Block）以及内部连线（Interconnect）[2]。
FPGA是由存放在片内RAM中的程序来设置其工作状态的，所以工作时要对片内RAM进行编程。
用户能够根据不同的配置模式来选择不同的编程方式。
加电的时候，FPGA需要将EPROM中的数据读入片内编程RAM中，配置完成后FPGA就进入工作状态。
因为掉电以后FPGA会恢复成白片，内部的逻辑关系会全部消失，所以FPGA 能够反复使用。
另外，FPGA的编程不需要专门的FPGA编程器，只需要用通用的EPROM、PROM编程器就可以解决，当需要修改FPGA 的功能时，换一片EPROM就能够达到效果。
同一片FPGA，不同的编程数据，能够产生不同的电路功能。
所以FPGA的使用十分灵活[3]。
1.2MAX +plusⅡ软件MAX +plusⅡ软件是由美国的Altera公司负责研究开发的。
MAX +plusⅡ作为一种EDA软件，提供了业界唯一一个真正与结构没有关系的、全部集成化的可编程的设计环境，它为设计者提供了丰富的库单元，使设计者能够随时调用[4]。
数字逻辑知识点总结大全
数字逻辑知识点总结大全数字逻辑是一门研究数字电路的科学，是计算机工程和电子工程的基础。
数字逻辑通过对数字信号的处理和处理，来实现各种功能。
数字逻辑的知识点包括布尔代数，逻辑门，编码器，译码器，寄存器，计数器等等。
本文将对数字逻辑的知识点进行系统总结，以便读者更好地理解和掌握数字逻辑的知识。
1. 布尔代数布尔代数是数字逻辑的基础，它用于描述逻辑信号的运算和表示。
布尔代数包括与运算、或运算、非运算、异或运算等逻辑运算规则。
布尔代数中的符号有"∧"、"∨"、"¬"、"⊕"表示与、或、非、异或运算。
布尔代数可以用于构建逻辑方程、化简逻辑表达式、设计逻辑电路等。
2. 逻辑门逻辑门是数字电路的基本组成单元，实现了布尔代数的逻辑运算。
常见的逻辑门包括与门、或门、非门、异或门等，它们分别实现了逻辑与、逻辑或、逻辑非、逻辑异或运算。
逻辑门通过组合和连接可以实现各种复杂的逻辑功能，是数字逻辑电路的基础。
3. 编码器和译码器编码器和译码器是数字逻辑中的重要元件，用于实现数据的编码和解码。
编码器将多个输入信号编码成少量的输出信号，译码器则反之。
常见的编码器包括二进制编码器、BCD编码器等，常见的译码器包括二进制译码器、BCD译码器等。
4. 寄存器寄存器是数字逻辑中的重要存储单元，用于存储二进制数据。
寄存器可以实现数据的暂存、延时、并行传输等功能。
常见的寄存器包括移位寄存器、并行寄存器、串行寄存器等，它们按照不同的存储方式和结构实现了不同的功能。
5. 计数器计数器是数字逻辑中的重要计数单元，用于实现计数功能。
计数器可以按照不同的计数方式实现不同的计数功能，常见的计数器包括二进制计数器、BCD计数器、模数计数器等。
6. 时序逻辑时序逻辑是数字逻辑中的重要内容，它描述数字电路在不同时间点的状态和行为。
时序逻辑包括触发器、时钟信号、同步电路、异步电路等，它们用于描述数字电路的时序关系并实现相关功能。
AC-Link数字音频VHDL编解码的FPGA设计
AC-Link数字音频VHDL编/解码的FPGA 设计信息来源: 维库开发网发布时间:2009年9月26日数字音频处理是指为真实再现声音的逼真效果而对音频进行的编解码处理技术,它是宽带网络多媒体、移动多媒体通信的关键技术.Audio Codec′97(音频数字信号编/解码器)是其中一种用于声音录放的技术标准,简称AC′97. AC′97采用双集成结构,即DIGITAL Controller(数字信号控制器)和Audio Codec(音频编解码),使模/数转换器ADC和数?模转换器DAC转换模块独立,尽可能降低EMI(电磁干扰)的影响。
利用FPGA,可以实现复杂的逻辑控制,对大量音频数据做并行处理.FPGA提供可编程时钟发生器,满足音视频处理要求的时钟范围宽、相位抖动 (Phase Jitter)小的要求,并为系统提供可控延时。
1 AC-Link音频编/解码原理AC-Link是连接DIGITAL Controller和Audio Codec的5线串行时分多路I/O接口,固定时钟频率48kHz由串行位时钟12.288MHz经256分频而来,支持一个控制器和最多4个编码器. AC-Link只能传输48kHz固定取样率的PCM(脉冲编码调制)信号,字长从16Bit到20Bit,其它取样率的PCM信号须经过SRC(取样率转换)转换成48kHz。
AC-Link接口时序如图1所示,输入输出音频数据和控制寄存器的读写命令组织在一帧里,一个输入或输出分割成12个时隙,每个时隙为20位采样分辨率.控制器把12.288MHz时钟256分频,产生一个SYNC信号,此信号用于标志一个输入(输出)帧的开始。
图1 双向AC-Link数据帧及时隙分配由图1可知,每个输入(输出)帧除了有12个20位的数据/命令(数据/状态)复用时隙外,还有一个特殊的16位的帧首时隙,此时隙主要用来标志此帧是否可用,如果此帧可用,那么此帧中对应时隙中为有效数据。
编码器及解码器
编码电路设计报告目录一、设计任务二、题目分析与整体构思三、硬件电路设计四、程序设计五、心得体会一．设计任务在数字系统中，编码指将特定的逻辑信号编为一组二进制代码。
能够实现编码功能的逻辑部件称为编码器。
一般而言，M 个不同的信号，至少需要N 位二进制数编码。
M 和N 之间满足2N≥M 的关系。
在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先识别。
能够识别信号的优先级并进展编码的逻辑部件称为优先编码器。
8-3 线优先编码器是常见编码器之一，它有8 个输入端、3 个二进制码输出端，作用是将输入*0～*7 八个状态分别编成842l 码的反码输出，优先级分别从*7～*0 递减。
使用VHDL硬件描述语言的设计方法和思想设计8-3 线优先编码器。
用ISE 软件运行仿真，观察波形图，并将程序下载到FPGA，验证编码器的逻辑功能。
使用VDHL语言实现8-3 线优先编码器，操作简单、易懂，将8个拨码开关的状态作为输入，3个LED显示上下电平作为输出，很容易理解编码器的工作原理。
二．题目分析与整体构思题目要求使用VHDL 语言设计8-3 线优先编码器。
用ISE 软件运行仿真，观察波形图，并将程序下载到FPGA，验证编码器的逻辑功能。
用开发板E*CD-1上的8个拨码开关的状态作为输入，3个LED显示上下电平作为输出，通过改变8个拨码开关的开关来控制3个LED 的输出状态。
三．硬件电路设计拨码开关SW7～SW0输入，D0～D2输出上下电平，通过改变8个拨码开关的开关来控制3个LED的输出状态。
四．程序设计〔1〕创立工程制定工程名，工程路径以及顶层设计所使用的输入方式，此设计我们选择硬件描述语言作为顶层设计的输入方式HDL。
〔2〕选择目标器件〔3〕创立新源文件这里我们选择“VHDL Module〞，进展新源文件模块定义，所定义的内容是所要设计模块的实体说明，即模块的端口说明。
基于FPGA的卷积码编译码器
Ｖｏ ．９ １１ Ｎｏ ８ ．
电子 设 计 工 程
Ｅｌｃ ｒ ｎ ｃ Ｄｅ ｉ ｎ Ｅｎ ｉ ｅ ｒｎ ｅ ｔｏ ｉ ｓｇ ｇ ｎ ｅ ｉｇ
２１ ０ １年 ４月
ＡＤｒ ０１ｌ ．２
基于 Ｆ Ｇ 的卷积码 编译码 器 Ｐ Ａ
张 有 志 张 鹃
关 键 词 ：Ｆ ＧＡ：卷 积பைடு நூலகம்码 ；编 译 码 器 ；Ｖｉ ｒｉ 码 器 ；ＶＨＤ Ｐ ｔ ｂ译 ｅ Ｌ
中图 分 类 号 ：Ｔ １ Ｎ９ ４
文 献 标 识 码 ：Ａ
文 章 编号 ：１ ７ — ２ ６ ２ １ ） ８ ０１０ ０ ６４ ６ ３ （０ １０ － ６ — ４
Ｃｏ ｏ ｕ ｉ ｎ ｅ ｃ ｄｅ ｎ ｄ ｃ ｄ ｒ ｂａ ｅ ｏ ｎｖ ｌ ｔｏ ｎ ｏ ｒ ａ ｄ ｅ ｏ ｅ ｓ ｄ ｎ ＦＰＧＡ
由于 卷 积 码 具 有 较 好 的 纠 错 性 能 ， 而 在 通 信 系 统 中被 因 广泛 使用 Ⅲ 采 用硬 件 描 述语 言 Ｖ ｒ ｏ Ｈ Ｌ或 Ｖ Ｄ 。 ｅｉ ｇ Ｄ ｌ Ｈ Ｌ和 Ｆ Ｇ Ｐ Ａ （ ｉｌ Ｐ ｏ ｒｍ ａ ｌ ａ Ⅱ ｖ — 现 场 可 编 程 门阵 列 ） 行 Ｆｅ ｒｇａ ｍ ｂｅＧ ｔ Ａ ａ— ｄ ｅ 进
ａ ｄ ｄ ｃ ｄ ｒｗｈ ｃ ｓ ｄ ｓ ｅ ｙ ｔｉ ｂ ｔ ｇ ｖｔ ｒ ｉｄ ｃ ｄ ｎ ｔｏ ．Ｓ ｍｅ ｅ ｃｅ ｔｍｅ ｓ ｒ ｓ ｉ ｇ ｖ ｎ ｉ ｈ ｒ ｃ ｓ ｆ ｎ ｅ ｏ ｅ ｉ ｈ ｉ ｅ ｉ ｄ ｂ ａ ｌ ｉ ｎ ｉ ｂ ｅ ｏ ｉ ｇ ｍｅｈ ｄ ｏ ｆ ｉｎ ａ ｕ ｅ ｓ ｉ ｅ ｎ ｔｅ ｐ ｏ ｅ ｓ ｏ ｎ ｇ — ｉ ｅ ｉ
Ａｂ ｔａ ￣Ｂ ｓｄｏ ｅｐ ｎ ｉｌ ｆ ｏ ｖ ｌｔ ｎｃ ｄ ， ｈｓｐ ｐ ｒｐｅ ｅ ｔ ｔｅＶＨＤＬｄ ｓｇ ｆ （ １ ３ ｏ ｖ ｌｔ ｎ ｅ ｃ ｄ ｒ ｓｒ ｃ ａｅ ｎｔ ｒ ｃｐｅｏ ｎ ｏｕｉ ｏ ｅ ｔｉ ａ ｅ ｒｓｎｓ ｈ ｈ ｉ ｃ ｏ ｅ ｉｎｏ ２， ， ）ｃ ｎ ｏｕｉ ｎ ｏ ｅ ｏ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《VHDL与数字系统设计》课程设计报告
( 2013 -- 2014 年度第 1 学期)
名称：VHDL与数字系统设计
题目：8----3编码器
院系：电气与电子工程学院
班级：电子1301
学号：1131230106
学生姓名：韩辉
指导教师：高雪莲
设计周数：2周
成绩：
日期：2015年 1 月12 日
一、 课程设计的目的与要求
1.设计目的：
（1）熟悉MAXPLUS2/Quartus II 软件，掌握软件的VHDL 程序输入、程序编译和程序仿真操作； （2）学习利用VHDL 语言设计数字时序电路程序； （3） 了解编码器电路的工作方式。
2.设计要求：利用VHDL 语言设计8-3编码器电路，并利用相关软件进行编译和仿真。
并通过其波形输入验证电路设计。
二．设计正文
1. 8-3编码器真值表如下所示：
表一 带优先级的8-3编码器真值表
由表一可以看出输入端in0的优先级最高，依次降低，输入端in7的优先级最低；输出为反码形式，例：当in0=0时，对in0编码，输出y2y1y0=111（0的反码）。
2. 8-3编码器设计的源程序：
LIBRARY IEEE; ——库 USE IEEE.STD_LOGIC_1164.ALL; ——程序包 ENTITY coder IS ——实体说明
PORT(input: IN STD_LOGIC_VECTOR(7 DOWNTO 0); ——input 为八位标准逻辑矢量输入 y: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); —— y 为三位标准逻辑矢量输出 END coder;
ARCHITECTURE rtl OF coder IS ——结构体说明 BEGIN
PROCESS (input) ——进程 BEGIN
1
1
1
1
1
1
1
X
1 0 0 1 1 1 1 1 1 0 X 0 1 0 1 1 1 1 1 0 X X 1 1 0 1 1 1 1 0 X X X 0 0 1 1 1 1 0 X X X X 1 0 1 1 1 0 X X X X X 0 1 1 1 0 X X X X X X 1 1 1 0 X X X X X X X y0 y1 y
2 in0 in1 in2 in
3 in
4 in
5 in6
In7 二进制编码输出
输入
IF (input(0)='0') THEN
y <= "111";
ELSIF (input(1)='0')THEN
y <= "110";
ELSIF (input(2)='0') THEN
y <= "101";
ELSIF (input(3)='0') THEN
y <= "100";
ELSIF (input(4)='0') THEN
y <= "011";
ELSIF (input(5)='0') THEN
y <= "010";
ELSIF (input(6)='0') THEN
y <= "001";
ELSE y <="000";
END IF;
END PROCESS; ——结束进程
END rtl; ——结束rtl
三、课程设计结论与总结
1. 8-3编码器设计的仿真波形图如下：
图1 8-3编码器设计的仿真波形图
图2 8-3编码器设计的仿真波形图
2. 带优先级的8-3编码器设计的仿真波形图的分析：
图1、图2为带优先级的8-3编码器设计的仿真波形图，由图1、图2分析，可得如下结论：
（1）.波形出现延迟现象，延迟长度如图1两红线间距所示，经计算得延迟时间为8.109ns。
（2）.仿真波形结果与表1所示的真值表大致相同。
例如：
①当输入端优先级最高的in0输入为0时，输出结果：y2y1y0=111，为0（二进制表示为000）的反码，
且输出结果与in7~in1无关。
②当输入端in1输入为0，in0输入为1时，输出结果：y2y1y0=110，为1（二进制表示为001）的反码，
且输出结果与in7~in2无关。
③当输入端in2输入为0，in1、in0输入为1时，输出结果：y2y1y0=101，为2的（二进制表示为010）
的反码，且输出结果与in7~in3无关。
④当输入端in3输入为0，in2~in0输入为1时，输出结果：y2y1y0=100，为3的（二进制表示为011）
的反码，且输出结果与in7~in4无关。
⑤当输入端in4输入为0，in3~in0输入为1时，输出结果：y2y1y0=011，为4的（二进制表示为100）
的反码，且输出结果与in7~in5无关。
⑥当输入端in5输入为0，in4~in0输入为1时，输出结果：y2y1y0=010，为5的（二进制表示为101）
的反码，且输出结果与in7~in6无关。
⑦当输入端in6输入为0，in5~in0输入为1时，输出结果：y2y1y0=001，为6的（二进制表示为110）
的反码，且输出结果与in7无关。
⑧当输入端in6~in0输入为1时，输出结果：y2y1y0=000，为7的（二进制表示为111）的反码，且输出
结果与in7无关。
3.课程设计总结
（1）.巩固复习了编码器的相关工作原理。
（2）.熟悉了VHDL程序的结构及实体、结构体等部分的编写格式与编写内容，简单掌握了VHDL语言的文字规则。
四、参考文献
[1].文汉云《数字逻辑与数字系统设计——基友VHDL语言描述》清华大学出版社2012年1月第一版.。