数字逻辑实验2016年秋
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
数字逻辑实验三 实验四
实验报告课程名称电子技术综合设计与实践题目名称实验三、实验四学生学院自动化学院专业班级物联网工程学号学生姓名指导教师2016年 6 月 26 日一、实验目的1、（实验三）用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。
2、（实验四）设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。
二、功能描述及分析实验三：（1）分别用两个四位二进制数表示两个十进制数，如：用A3 A2 A1A0表示被加数，用B3B2B1B0表示加数，用S3 S2 S1 S0表示“和”，用C0表示进位。
（2）由于BCD8421码仅代表十进制的0—9，所以加法修正规则：当S>9时，修正值为D3D2D1D0=0110；当S<9时，修正值为D3D2D1D0=0000。
（3）由真值表，我们可以得出D3=D0=0，D2=D1=FC4 + S4(S3+S2)实验四：(1)分别用四位二进制数来表示十进制数，触发器状态用DCBA表示，10个技术状态中的初值状态为0001。
(2)列出状态表，如下（3）得出次态方程：D n+1=BC， C n+1=B⊕C， B n+1=A D， A n+1=A⊕D（4）选用D触发器来实现，求触发器激励函数D4=BC， D3=B⊕C， D2=A D， D1=A⊕D（5）画出逻辑电路图如下：(6）四个触发器输出端一次输入到7447数码管译码器输入端。
三、实验器材实验三：（1）两片加法器芯片74283，两个或门，一个与门，8个按键，5个LED 显示灯。
（2）DE2开发板和QuartusⅡ7.2软件实验四：一个74292分频器、一个7447数码管译码器、四个D触发器、二个与门、二个非门、二个异或门四、实验结果（电路图）实验三：举例：1、当输入0001+0010时，输出是0011，,则对应的是指示灯是0与1号绿灯亮，代表十进制数里的十位数的进位指示灯C0不亮。
数字逻辑实验报告1
数字逻辑实验报告1篇一：数字逻辑实验报告实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。
2、掌握TTL集成与非门的逻辑功能。
3、掌握TTL集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图 1.2.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。
三、实验设备与器件1、仪器数字逻辑实验箱2、器件74LS00 二输入端四与非门四、实验内容及实验步骤(包括数据记录）1、测试74LS00（四2输入端与非门）逻辑功能将74LS00正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光二极管亮与灭，检测非门的逻辑功能，结果填入下表中。
数字逻辑实验报告
数字逻辑实验报告一、引言数字逻辑实验是电子信息类专业的一门重要实践课程。
本实验报告旨在记录和总结我在数字逻辑实验中的学习和实践经验，分享我对数字逻辑的理解和应用。
二、实验概述本次数字逻辑实验的主题是设计一个简单的加法器电路。
实验目的是通过实践操作和设计，加深对数字逻辑电路的理解，并掌握逻辑门的使用和联接方式。
三、实验步骤1. 学习并熟悉逻辑门的基本原理和真值表。
2. 根据加法器的要求，确定所需的逻辑门类型和数量。
3. 使用逻辑门芯片进行电路设计和布线。
4. 连接电路连接线，确保电路的正常工作。
5. 使用示波器验证电路的正确性。
6. 总结实验过程中的问题和解决方法。
四、实验结果经过设计和调试，成功实现了一个4位全加器电路。
通过输入不同的二进制数值，成功实现了两个四位数的相加运算，并正确输出结果。
实验结果表明，逻辑门的正确使用和连接方式能够实现复杂的算术运算。
五、实验心得数字逻辑实验是一门非常实用的实践课程。
通过本次实验，我深刻理解了数字逻辑的基本原理和应用方法。
实验中，我了解了逻辑门的分类和功能，并学会了逐级联接逻辑芯片的技巧。
同时，实验还培养了我解决问题的能力和动手操作的实践技能。
在实验过程中，我遇到了一些问题，如逻辑门连接不正确、芯片损坏等。
但通过仔细检查和重新设计，最终找到了解决问题的方法。
这使得我更加珍惜实验中出现的错误和挑战，因为它们实际上是对我们思维和创造力的锻炼和考验。
通过本次实验，我还意识到数字逻辑的应用范围非常广泛。
数字逻辑不仅仅应用于电子电路中，还可以用于计算机设计、数字通信、自动控制等领域。
数字逻辑的深入学习对我们今后的专业发展非常重要。
总之，数字逻辑实验是一门非常有意义和实践性的课程。
通过实验，我不仅加深了对数字逻辑的理解，还培养了动手操作和解决问题的能力。
我相信通过持续的实践和学习，我将进一步提高数字逻辑的应用水平，为未来的专业发展打下坚实基础。
六、结语通过本次数字逻辑实验的学习和实践，我对数字逻辑有了更深的了解和认识。
数字逻辑实验报告解析
一、实验背景数字逻辑是电子技术与计算机科学的基础课程，它研究数字电路的设计与实现。
为了加深对数字逻辑电路的理解，我们进行了本次实验，通过实际操作和仿真，验证数字逻辑电路的理论知识，并掌握数字逻辑电路的设计与实现方法。
二、实验目的1. 理解数字逻辑电路的基本原理和组成。
2. 掌握逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法。
3. 通过实验验证数字逻辑电路的功能，提高动手能力和分析问题能力。
三、实验内容1. 逻辑门电路实验（1）实验目的：学习分析基本的逻辑门电路的工作原理，掌握与门、或门、非门等基本逻辑门电路的逻辑功能。
（2）实验步骤：①按照实验指导书的要求，连接实验电路；②根据输入信号，观察输出信号，验证逻辑门电路的逻辑功能；③记录实验结果，分析实验现象。
（3）实验结果与分析：实验结果显示，与门、或门、非门等基本逻辑门电路的逻辑功能符合预期。
通过实验，我们加深了对逻辑门电路工作原理的理解。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，验证组合逻辑电路的功能。
（2）实验步骤：①根据实验要求，设计组合逻辑电路；②按照实验指导书的要求，连接实验电路；③根据输入信号，观察输出信号，验证组合逻辑电路的功能；④记录实验结果，分析实验现象。
（3）实验结果与分析：实验结果显示，设计的组合逻辑电路功能符合预期。
通过实验，我们掌握了组合逻辑电路的设计方法，提高了逻辑思维能力。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，验证时序逻辑电路的功能。
（2）实验步骤：①根据实验要求，设计时序逻辑电路；②按照实验指导书的要求，连接实验电路；③根据输入信号，观察输出信号，验证时序逻辑电路的功能；④记录实验结果，分析实验现象。
（3）实验结果与分析：实验结果显示，设计的时序逻辑电路功能符合预期。
通过实验，我们掌握了时序逻辑电路的设计方法，提高了逻辑思维能力。
四、实验总结通过本次实验，我们完成了以下任务：1. 理解了数字逻辑电路的基本原理和组成；2. 掌握了逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法；3. 通过实验验证了数字逻辑电路的功能，提高了动手能力和分析问题能力。
数字逻辑实验报告
数字逻辑实验报告数字逻辑是一门关于数字电路与计算机硬件的专业学科，数学与电子学是数字逻辑的主要支撑学科。
数字逻辑实验则是数字逻辑课程中重要的一环，通过数字逻辑实验，学生们可以更加直观地了解数字电路的原理与构造，掌握数字逻辑设计和模拟的基本方法和技能。
在这次数字逻辑实验中，我们使用了FPGA平台和Verilog HDL编程语言进行数字电路的设计和模拟。
在实验中，我们以设计一个给定数码在七段显示器上输出的电路为例，具体实现方法如下。
首先，我们需要了解七段显示器的原理。
七段显示器是一种基于数码管工作原理的显示设备，它由七个LED元件（排列成了基本的数字“8”形状）和数码控制器组成。
每个LED元件可以显示数字“0”到“9”以及一些字母和特殊符号。
某个数字或字母在七段数码管上的显示是由对应的七段LED元件亮灭状态的组合来实现的。
接着，我们需要确定给定数字在七段显示器上显示的亮灭状态的对应表。
例如，数字“0”的亮灭状态可以表示为1111110，其中1表示亮，0表示灭。
通过查找资料或自行设计，我们可以获得数字0到9的显示亮灭状态的对应表。
然后，我们需要根据数字的输入和输出设计电路。
电路的输入是一个N位二进制数码，输出是控制七段数码管显示的亮灭状态。
我们可以使用Verilog HDL语言描述电路的模块，如下所示：```module seven_segment_display(input [N-1:0] num, output [6:0] seg);assign seg = {~num[3], num[2], num[1], ~(num[0] & num[2]), num[0] & num[1], ~(num[0] | num[1]), num[0] ^ num[1] ^ num[2]};endmodule```在这个Verilog HDL模块中，我们使用assign关键字将七段数码管的亮灭状态seg与输入num进行绑定。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。
在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。
本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。
实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。
在本实验中，我们设计了一个4位全加器电路。
通过逻辑门的组合，实现了对两个4位二进制数的加法运算。
实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。
实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。
在本实验中，我们设计了一个4位2选1多路选择器电路。
通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。
实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。
实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。
在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。
通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。
实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。
实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。
在本实验中，我们设计了一个4位二进制计数器电路。
通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。
实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。
结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。
通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字逻辑实验报告
一、实验目的1. 理解数字逻辑的基本概念和原理。
2. 掌握逻辑门电路的基本功能和应用。
3. 学会使用逻辑门电路设计简单的组合逻辑电路。
4. 培养实际动手能力和分析问题、解决问题的能力。
二、实验原理数字逻辑是研究数字电路的基本原理和设计方法的一门学科。
数字电路是由逻辑门电路组成的，逻辑门电路是实现逻辑运算的基本单元。
常见的逻辑门电路有与门、或门、非门、异或门等。
组合逻辑电路是由逻辑门电路组成的，其输出仅与当前的输入有关，而与电路的历史状态无关。
组合逻辑电路的设计方法主要有真值表法、逻辑函数法、卡诺图法等。
三、实验仪器与设备1. 数字逻辑实验箱2. 移动电源3. 连接线4. 逻辑门电路模块5. 计算器四、实验内容1. 逻辑门电路测试（1）测试与门、或门、非门、异或门的功能。
（2）测试逻辑门电路的输出波形。
2. 组合逻辑电路设计（1）设计一个4位二进制加法器。
（2）设计一个4位二进制减法器。
（3）设计一个4位二进制乘法器。
（4）设计一个4位二进制除法器。
五、实验步骤1. 逻辑门电路测试（1）将实验箱上相应的逻辑门电路模块插入实验板。
（2）根据实验要求，连接输入端和输出端。
（3）打开移动电源，将输入端接入逻辑信号发生器。
（4）观察输出波形，记录实验结果。
2. 组合逻辑电路设计（1）根据实验要求，设计组合逻辑电路的原理图。
（2）根据原理图，将逻辑门电路模块插入实验板。
（3）连接输入端和输出端。
（4）打开移动电源，将输入端接入逻辑信号发生器。
（5）观察输出波形，记录实验结果。
六、实验结果与分析1. 逻辑门电路测试实验结果如下：（1）与门：当两个输入端都为高电平时，输出为高电平。
（2）或门：当两个输入端至少有一个为高电平时，输出为高电平。
（3）非门：输入端为高电平时，输出为低电平；输入端为低电平时，输出为高电平。
（4）异或门：当两个输入端不同时，输出为高电平。
2. 组合逻辑电路设计实验结果如下：（1）4位二进制加法器：能够实现两个4位二进制数的加法运算。
数字逻辑实验报告
数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现，加深对数字逻辑电路原理的理解，并通过实际操作提高动手能力和解决问题的能力。
在本次实验中，我们将学习数字逻辑实验的基本原理和方法，掌握数字逻辑实验的设计与调试技巧，提高实验操作的熟练程度。
首先，我们进行了数字逻辑实验的准备工作，包括熟悉实验设备和器材的使用方法，了解实验电路的基本原理和设计要求。
在实验过程中，我们按照实验指导书上的要求，逐步完成了数字逻辑实验电路的设计、搭建和调试。
在实验过程中，我们遇到了一些问题，但通过分析问题的原因并进行逐步排除，最终成功完成了实验。
其次，我们进行了数字逻辑实验电路的测试和验证。
通过使用示波器、逻辑分析仪等测试设备，我们对搭建好的数字逻辑电路进行了测试，验证了实验电路的正确性和稳定性。
在测试过程中，我们发现了一些问题，但通过仔细观察和分析，最终找到了解决问题的方法，并取得了满意的测试结果。
最后，我们总结了本次实验的经验和教训。
通过本次实验，我们深刻理解了数字逻辑电路的原理和实现方法，提高了实验操作的技能和水平，增强了动手能力和解决问题的能力。
在今后的学习和工作中，我们将继续努力，不断提高自己的专业能力和实践能力，为将来的发展打下坚实的基础。
通过本次实验，我们对数字逻辑实验有了更深入的了解，对数字逻辑电路的设计和实现有了更加丰富的经验，相信在今后的学习和工作中，我们能够更加熟练地运用数字逻辑知识，为实际工程问题的解决提供有力的支持。
总之，本次实验不仅增强了我们对数字逻辑实验的理解和掌握，也提高了我们的实验操作能力和解决问题的能力。
希望通过今后的学习和实践，我们能够不断提高自己的专业水平，为将来的发展打下坚实的基础。
数字逻辑大实验报告
一、实验背景数字逻辑是计算机科学和电子工程领域的基础学科，研究数字系统的设计和分析。
本次大实验旨在通过实际操作，加深对数字逻辑电路原理的理解，掌握逻辑门电路、组合逻辑电路和时序逻辑电路的设计与实现方法。
二、实验目的1. 理解并掌握数字逻辑电路的基本原理和设计方法。
2. 掌握常用逻辑门电路的功能和应用。
3. 熟悉组合逻辑电路和时序逻辑电路的设计与实现。
4. 提高实验操作能力和问题解决能力。
三、实验内容本次实验共分为三个部分：1. 逻辑门电路实验（1）实验目的：验证常用逻辑门电路的逻辑功能，熟悉各种门电路的逻辑符号。
（2）实验内容：- 测试与非门、或门、与门、异或门、同或门、非门等逻辑门电路的逻辑功能。
- 利用Multisim软件绘制逻辑门电路仿真图，验证逻辑功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计与实现方法。
（2）实验内容：- 设计并实现一个4位二进制加法器。
- 设计并实现一个4位二进制乘法器。
- 利用Multisim软件对设计结果进行仿真验证。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计与实现方法。
（2）实验内容：- 设计并实现一个异步复位计数器。
- 设计并实现一个同步复位计数器。
- 利用Multisim软件对设计结果进行仿真验证。
四、实验步骤1. 熟悉实验设备，了解实验原理。
2. 根据实验要求，设计电路图。
3. 利用Multisim软件绘制电路图，并进行仿真验证。
4. 将设计好的电路图下载到实验板上，进行实际操作。
5. 观察实验结果，分析实验数据。
五、实验结果与分析1. 逻辑门电路实验：实验结果显示，所有逻辑门电路的逻辑功能均符合预期，验证了实验原理的正确性。
2. 组合逻辑电路实验：- 4位二进制加法器实验：实验结果显示，加法器能够正确实现两个4位二进制数的加法运算。
- 4位二进制乘法器实验：实验结果显示，乘法器能够正确实现两个4位二进制数的乘法运算。
设计一个4位超前进位加法器(数字逻辑课设)
数字逻辑课程设计题目：设计一个 4 位超前进位加法器
评语：
学院计算机工程班级计算
姓名学号
成绩指导老师黄斌刘丽莉
2016年7 月12日
真值表如下:
Ai Bi Ci-1Si
0000
0011
0101
0110
1001
1010
1100
1111
其卡诺图如下:
AB00011110
C
00101
11010
化简之后的表达式：S=Ai^Bi^Ci-1
进位c的表达式：
g p p p p g p p p g p p g p
下图为局部波形图：
举例：A=0000，B=1011，c_in=0，c=1011，c_out=0
四、实验小结。
通过这次课程设计，我感觉我对Verilog语言还是不够熟悉，在写的过程中需要经常询问同学，或是通过网上查询来解决一些语法上的问题,对于这个加法器,只会按照书本上的来写,不知道怎么修改,测试代码的循环用FOR循环写不出来，只好问同学用always循环。
数字逻辑实验报告3
数字逻辑实验报告3数字逻辑实验报告3引言数字逻辑实验是计算机科学与技术专业的基础课程之一，通过实验来加深对数字逻辑电路的理解和应用。
本次实验报告将详细介绍我在数字逻辑实验3中的实验过程、结果和分析。
实验目的本次实验的主要目的是设计一个4位二进制加法器电路，实现两个4位二进制数的加法运算，并通过七段数码管显示结果。
实验装置本次实验使用的装置包括：数字逻辑实验箱、示波器、数字逻辑门芯片、七段数码管、开关等。
实验步骤1. 首先，根据设计要求，确定所需的逻辑门芯片种类和数量。
本次实验需要使用AND门、OR门、XOR门、全加器等逻辑门芯片。
2. 根据设计要求，绘制电路图。
将四个4位二进制数的输入引脚连接到开关上，并将七段数码管的显示引脚连接到输出引脚上。
3. 根据电路图，搭建实验电路。
将逻辑门芯片按照电路图的连接方式插入实验箱中，并将开关和七段数码管连接到相应的引脚上。
4. 打开电源，观察七段数码管的显示情况。
如果显示正确，则说明电路连接正确。
5. 输入两个4位二进制数，并将开关切换到加法器模式。
观察七段数码管的显示结果。
实验结果与分析经过实验，我们成功设计并实现了一个4位二进制加法器电路。
输入两个4位二进制数，通过逻辑门芯片的计算和运算，将结果显示在七段数码管上。
实验中，我们发现当两个输入数相加时，如果结果超过了4位二进制数的表示范围，则七段数码管会显示错误的结果。
这是因为我们设计的电路只能处理4位二进制数的加法运算，超出范围的结果无法正确显示。
为了解决这个问题，我们可以进一步扩展电路，增加位数，以处理更大范围的加法运算。
另外，我们还可以进一步优化电路，减少逻辑门芯片的使用数量，提高电路的效率和可靠性。
结论通过本次实验，我们深入学习了数字逻辑电路的设计和实现。
通过搭建4位二进制加法器电路，我们成功实现了两个4位二进制数的加法运算，并通过七段数码管显示了结果。
在实验过程中，我们还发现了电路设计的局限性，并提出了进一步改进的建议。
数字逻辑实验报告完整版
华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三：异步时序逻辑电路设计姓名：学号：班级：指导老师：完成时间：实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。
3学会二进制的运算规律。
二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。
三、实验内容内容A 一位全加全减器的实现。
电路做加法还是做减法由S控制。
当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。
当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。
内容B 舍入与检测电路的设计。
用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。
当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：四、实验步骤内容A 一位全加全减器的实现。
由要求可得如下真值表：F1的卡诺图为： F2的卡诺图为：化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下：根据电路图，连接电路。
接线后拨动开关，结果如图：内容B 舍入与检测电路的设计。
由题意，列出真值表如图：化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下：按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。
每输出一个代码后观察显示灯，并记录结果如下表：接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简2、多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。
数字逻辑(专升本)2016年秋季考试
学习中心
专业
年级
考试时间
解题思路：
2. 分析下面逻辑电路图，给出其逻辑功能。 (30分)
参考答案：
真值表
第1/2页
真值表
解题思路：
3. 分析图4.58所示同步电路，作出状态图和状态表，并说明该电路的逻辑功能。 (40分)
参考答案：解：激励方程：
； 输出方程：
；
；
;
。
∴各触发器的状态方程为：
[2016年016年秋季考试
总分： 100 分 得分： 0 分
一、问答题
1. 某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B、C为副评判员。
在评判时按照少数服从多数的原则，但若主评判员认为合格，亦可通过。试用与非门构成的逻辑
电路实现此评判规定。(30分)
=
=；
=
=0;
由图可见，该电路的逻辑功能为
：在时钟脉冲作用下，输入任意
序列x均使电路返回00状态。
解题思路：
第2/2页
数字逻辑电路实验指导书2016
Xuzhou Institute of Technology数字逻辑电路实验指导书使用班级：15级计算机专业2016年9月目录学生实验守则 (3)电工电子实验室安全制度 (4)实验报告要求 (5)实验一 THD-1数字电路箱的使用 (6)实验二 TTL集成门电路 (9)实验三组合逻辑电路设计 (13)实验四综合实验（组合电路）................. 错误!未定义书签。
实验五译码器、显示器....................... 错误!未定义书签。
实验六触发器 . (16)实验七计数器及其应用 (24)实验八 555定时器 (28)实验九移位寄存器 .......................... 错误!未定义书签。
实验十综合实验（时序电路）................. 错误!未定义书签。
附录1 V-252型双踪示波器.................... 错误!未定义书签。
附录2 EE1641B型函数信号发生器.............. 错误!未定义书签。
附录3 SX2172型交流毫伏表................... 错误!未定义书签。
附录4 VC9801+型数字万用表 (29)附录5 EWB电子仿真软件 (33)学生实验守则一、参加实验时应衣冠整洁。
进入实验室后应保持安静，不要大声喧哗和打闹，妨碍他人学习和实验。
不准吸烟，不准随地吐痰，不准乱扔纸屑及杂物。
二、进行实验时必须严格遵守实验室的规章制度和仪器操作规程。
爱护仪器设备，节约实验器材，未经许可不得乱动实验室的仪器设备。
三、注意人身安全和设备安全。
若仪器出现故障，要立即切断电源并立即向指导教师报告，以防故障扩大。
待查明原因、排除故障之后才可继续进行实验。
四、要以严格、认真的科学态度进行实验，结合所学理论，独立思考，分析研究实验现象和数据。
五、实验完毕后必须收拾整理好自己使用的仪器设备，保持实验台整洁，填写实验仪器使用记录。
数字逻辑实验报告
数字逻辑实验报告实验一 3-8译码器设计一、实验目的1.通过一个简单的 3-8 译码器的设计, 让学生掌握用原理图描述组合逻辑电路的设计方法。
2.掌握组合逻辑电路的软件仿真方法。
二.填写表格（亮或暗）（2）三. EDA平台下用原理图输入法设计组合电路的步骤。
（3）(1)在QuartusⅡ主界面下选择File->New命令, 然后选择Other File选项卡, 从中选择Vector Waveform File,建立一个空的波形编辑器窗口, 将此波形文件保存, 并勾选add file current project。
（4）在Name区域的对话框中单击Node Finder按钮。
（5）进行选择和设置, 完成节点添加。
（6）选择Edit->End Time命令, 将其设置为1.0us。
使用波形编辑器工具条编辑输入节点A,B,C的波形。
为节点A,B,C分别赋予周期为200ns,400ns,800ns的时钟波形, 初始电平为“0”。
然后通过View->Fit in Window显示输入波形全貌。
执行Tools->Simulator Tool命令, 进行设置, 单击Start进行仿真。
观察仿真结果, 检查是否与设计相符合。
四. 在仿真过程中, 为何设置A, B,C分别为周期为200ns,400ns,800ns的时钟信号？答: 将其周期设置成一定比例, 在仿真结果中便于观察与比较波形。
五.时序仿真波形中, 输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？答: 不是同步变化的。
输出波形中存在的毛刺是组合逻辑电路中的冒险现象, 主要是由于门电路的延迟时间产生的。
请总结实验中出现的问题, 你是如何解决的？答: （1）问题: 在为译码器的元件的管脚上添加连线时, 由于连接的线较多, 出现了线连接出错, 导致电路编译出错。
解决: 根据编译的提示找出了连接出错的地方, 然后重新连接再编译。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验（实验课）信息工程学院2016年2月实验一TTL门电路的逻辑功能和参数测试一、实验目的1、掌握TTL器件的使用规则。
2、掌握TTL集成与非门的逻辑功能。
3、掌握TTL集成与非门的主要性能参数及测试方法。
二、实验设备与器件1、仪器数字万用表，双踪示波器。
2、器件74LS00 二输入端四与非门1片。
74LS04 六反相器1片。
100Ω 电阻1只。
三、实验原理本实验采用二输入端四与非门74LS00（它的顶视图见附录三），即一块集成块内含有四个相互独立的与非门，每个与非门有两个输入端。
1、TTL集成与非门的逻辑功能与非门的逻辑功能框图如图1-1所示，当输入端中有一个或一个以上是低电平时，输出为高电平；只有输入端输入全都为高电平时，输出端才是低电平。
图1-1 74LS00的逻辑图图1-2 I is的测试电路图2、TTL集成与非门的主要参数有输出高电平V OH、输出低电平V OL、输入短路电流I is、扇出系数N0、电压传输特性和平均传输延迟时间t pd等。
1)TTL门电路的输出高电平V OHV OH是与非门有一个或多个输入端接地或接低电平时的输出电压值，此时与非门工作管处于截止状态。
空载时，V OH的典型值为3.4～3.6V，接有拉电流负载时，V OH下降。
2)TTL门电路的输出低电平V OLV OL是与非门所有输入端都接高电平时的输出电压值，此时与非工作管处于饱和导通状态。
空载时，它的典型值约为0.2V，接有灌电流负载时，V OL将上升。
3)TTL门电路的输入短路电流I is它是指当被测输入端接地，其余端悬空，输出端空载时，由被测输入端输出的电流值，测试电路图如图1-2。
4)TTL门电路的扇出系数N0扇出系数N0是指输出端最多能带同类门的个数，它是衡量门电路负载能力的一个参数，23TTL 集成与非门有两种不同性质的负载，即灌电流负载和拉电流负载。
因此，它有两种扇出系数，即低电平扇出系数N 0L 和高电平扇出系数N 0H 。
通常有I iH <I iL ，则N 0H >N 0L ，故常以N 0L 作为门的扇出系数。
N 0L 的测试电路如图1-3所示，芯片输入端全部悬空，输出端接灌电流负载R W ，调节R W使I OL 增大，V OL 随之增高，当V OL 达到V OLm （手册中规定低电平规范值为0.4V ）时的I OL 就是允许灌入的最大负载电流，则N 0L ＝I OL ÷I is ，通常N 0L >85) TTL 门电路的电压传输特性门的输出电压V o 随输入电压V i 而变化的曲线V o =f （V i ）称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平V OH 、输出低电平V OL 、关门电平V off 、开门电平V ON 等值。
测试电路如图1-4所示，采用逐点测试法，即调节R w ，逐点测得V i 及V o ，然后绘成曲线。
图1-3 扇出系数测试电路 图1-4 电压传输特性测试电路6) TTL 门电路的平均传输延迟时间t pdt pd 是衡量门电路开关速度的参数，它意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多少时间。
具体说，是指输出波形边沿的0.5U m 至输入波形对应边沿0.5U m 点的时间间隔，如图1-5所示。
由于传输延迟时间很短，一般为ns 数量级。
图1-5（a ）传输延迟特性 图1-5（b ）t pd 的测试电路图1-5（a ）中的pdL t 为导通延迟时间，pdH t 为截止延迟时间，平均传输时间为：pd pdL pdH t =(t +t )/2t pd 的测试电路如图1-5（b ）所示，由于门电路的延迟时间较小，直接测量时对信号发生0.5U m0.5U m U mt pdht pdl器和示波器的性能要求较高，故实验采用测量由奇数个非门组成的环形振荡器的振荡周期T 来求得。
其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延时后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延时后，A点重新回到逻辑“1”。
电路的其它各点电平也随着变化。
说明使A点发生一个周期的振荡，必须经过6级门（两次循环）的延迟时间。
因此平均传输延迟时间为：t pd=T/6。
TTL电路的t pd一般在10ns~40ns 之间。
四、实验预习要求1、复习TTL门电路的工作原理。
2、熟悉实验所用集成门电路引脚功能。
3、画出实验内容中的测试电路与数据记录表格。
五、实验内容及实验步骤1、在主实验箱上正确插好DIP扩展板和辅助扩展板，在DIP扩展板上找一个14PIN的插座插好芯片74LS00。
芯片第7脚接地（GND），第14脚接+5V电源。
其它脚的连线参考具体的线路图，测试与非门（74LS00）的逻辑功能。
2、按照实验原理用万用表测出TTL门电路的输出高电平V OH和输出低电平V OL。
3、按图1-2连接实验电路，用万用表的电流档测出TTL门电路的输入短路电流I is。
4、按图1-3连接实验电路，用万用表的电压档测出V OL，调电位器R W使V OL达到V OLm（手册中规定低电平规范值为0.4V），再用万用表测出I OL，求得扇出系数N0。
5、按图1-4连接实验电路，调节电位器R W，使V i从0V向高电平变化，逐点测量V i和=T/6。
6、按图1-5（b）连接实验电路，测出V o波形的周期T，然后计算得到pd六、实验报告要求1、记录整理实验结果，并对结果进行分析。
2、画出实测的电压传输特性曲线，并从中读出各有关参数值。
注：1、实验中所需器件的引脚分布图参考附录二。
2、实验中所需电阻电容等分离元件可以插在辅助扩展板的插件区的军品插座中进行运用。
3、逻辑电平单元拨码开关拨上为高电平，拨下为低电平。
4、实验中所说明的Vcc在没用特别说明情况下都为5V（后同）。
5、实验过程中千万不要用万用表的电流档测电压，这样容易把万用表的电流档烧坏。
4实验二触发器R-S 、J-K、T、D一、实验目的1、掌握基本RS、JK、T和D触发器的逻辑功能。
2、掌握集成触发器的功能和使用方法。
3、熟悉触发器之间相互转换的方法。
二、实验设备与器材1、仪器双踪示波器，数字万用表。
2、器件74LS00 2输入四与非门1片74LS02 2输入端或非门1片74LS04 6反相器1片74LS10 3输入端三与非门1片74LS74（或CC4013）双D触发器1片74LS112(或CC4027) 双J-K触发器1片三、实验原理触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和保持三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”。
当S=R=1时状态保持，当S=R=0时为不定状态，应当避免这种状态。
基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。
图3-1 二与非门组成的基本RS触发器（a）逻辑图(b) 逻辑符号基本RS触发器的逻辑符号见图3-1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。
2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发56器。
本实验采用74LS112双JK 触发器，是下降边沿触发的边沿触发器。
引脚逻辑图如图3-2所示；JK 触发器的状态方程为：nn n Q K Q J Q +=+1图3-2 JK 触发器的引脚逻辑图其中，J 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“与”的关系。
Q 和Q 为两个互补输出端。
通常把Q =0、Q =1的状态定为触发器“0”状态；而把Q =1，Q =0定为“1”状态。
JK 触发器常被用作缓冲存储器，移位寄存器和计数器。
CC4027是CMOS 双JK 触发器，其功能与74LS112相同，但采用上升沿触发，R 、S 端为高电平有效。
3、 T 触发器在JK 触发器的状态方程中，令J=K=T 则变换为： 1n n nQ TQ TQ +=+这就是T 触发器的特性方程。
由上式有：当T=1时，1n n QQ += 当T=0时，1n n QQ +=即当T=1时，为翻转状态；当T=0时，为保持状态。
4、 D 触发器在输入信号为单端的情况下，D 触发器用起来更为方便，其状态方程为：1n Q D +=其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
有很多型号可供各种用途的需要而选用。
如双D （74LS74，CC4013），四D （74LS175，CC4042），六D （74LS174，CC14174），八D （74LS374）等。
图3-3为双D （74LS74）的引脚排列图。
7图3-3 D 触发器的引脚排列图5、 触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
但是可以利用转换的方法获得具有其它功能的触发器。
例如将JK 触发器的J 、K 两端接在一起，并认它为T 端，就得到所需的T 触发器。
JK 触发器也可以转换成为D 触发器，如图3-4所示。
图3-4 JK 触发器转换成为D 触发器四、实验内容及实验步骤1、 测试基本RS 触发器的逻辑功能按图3-1，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑电平输出插孔（拨位开关输出端），输出端Q 和Q 接逻辑电平显示单元输入插孔（发光二极管输入端），测试它的将两个与非门换成两个或非门，要求同上，测试它的逻辑功能并画出真值表将实验结果填入表内。
2、 测试JK 触发器74LS112的逻辑功能 1) 测试JK 触发器的复位、置位功能取一个JK 触发器，其CD 、SD 、J 、K 端接逻辑电平输出插孔，CP 接单次脉冲源，输出端Q 和Q 接逻辑电平显示单元输入插孔。
要求改变CD 、SD （J 、K 和CP 处于任意状态），并在CD＝0（SD＝1）或CD＝1（SD＝0）期间任意改变J、K和CP的状态，观察Q和Q2)测试JK触发器的逻辑功能CD＝1，SD＝1，不断改变J、K和CP的状态，观察Q和Q的状态变化，观察触发器3)将JK触发器的J、K端连在一起，构成T触发器在CP端输入10Hz连续脉冲，观察Q端的变化，用双踪示波器观察CP、Q和Q的波形，注意相位关系，并将CP、Q和Q的波形画出来。