基于FPGA的数字钟设计

系统主芯片采用 EP1K100QC208-3，由时钟模块、控制模块、计时 模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的 程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、 分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。 关键词 数字钟；硬件描述语言；VHDL；FPGA；键盘接口
本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描 述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的 设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、 抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电 路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片， 与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开 发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。
The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in MaxplusII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock.
在控制系统中，键盘是常用的人机交换接口，当所设置的功能键或 数字键按下的时候，系统应该完成该键所设置的功能。因此，键信息输 入是与软件结构密切相关的过程。根据键盘的结构不同，采用不同的编 码方法。但无论有无编码以及采用什么样的编码，最后都要转换成为相 应的键值，以实现按键功能程序的转移。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展 了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关 烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都 是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常 现实的意义。
III
致谢 ........................................................................................................... 34 附录 ........................................................................................................... 35 参考文献 ................................................................................................... 41
1.1 选题背景
本节将从 FPGA 嵌入式应用开发技术与数字钟技术发展的客观实际
1
出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究 基于 FPGA 的芯片系统与设计——数字钟的设计与实现的必要性。
1.1.1 课题相关技术的发展
当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发 展。它与传统的电子产品在设计上的显著区别师大量使用大规模可编程 逻辑器件，使产品的性能提高，体积缩小，功耗降低.同时广泛运用现代 计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA 技 术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形 成的一门新技术。
5 实验结论与研究展望 .......................................................................... 32 5.1 实验结论 ................................................................................... 32 5.2 研究展望 ................................................................................... 33
大学毕业论文
基于 FPGA 的数字钟设计 （VHDL 语言实现）
摘要
本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数 显示功能，以 24 小时循环计数；具有校对功能以及整点报时功能。
本设计采用 EDA 技术，以硬件描述语言 VHDL 为系统逻辑描述手 段设计文件，在 MaxplusII 工具软件环境下，采用自顶向下的设计方法， 由各个基本模块共同构建了一个基于 FPGA 的数字钟。
3 数字钟总体设计方案 .......................................................................... 10 3.1 数字钟的构成............................................................................ 10 3.2 数字钟的工作原理 .................................................................... 11
II
基于 FPGA 的数字钟设计
1 绪论
现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能 越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品 高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发 技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计 自动化（electronic design automatic,EDA）技术。
2 FPGA 简介 ............................................................................................ 4 2.1 FPGA 概述 ....................................................... 4 2.2 FPGA 基本结构........................................................................... 4 2.3 FPGA 系统设计流程 ................................................................... 7 2.4 FPGA 开发编程原理 ................................................................... 8
4 单元电路设计 ..................................................................................... 13 4.1 分频模块电路设计与实现 ........................................................ 13 4.2 校时控制模块电路设计与实现 ................................................ 14 4.2.1 键盘接口电路原理 .......................................................... 14 4.2.2 键盘接口的 VHDL 描述 ................................................. 15 4.3 计数模块设计与实现 ................................................................ 23 4.3.1 秒计数模块...................................................................... 23 4.3.2 日计数模块...................................................................... 25 4.3.3 月计数和年计数模块 ...................................................... 28 4.4 动态扫描及显示电路设计与实现............................................. 30 4.4.1 动态扫描模块 .................................................................. 30 4.4.2 显示模块.......................................................................... 31
The main system chips used EP1K100QC208-3, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the year, month, day and the hours, minutes and seconds respectively, using keys to modify, cleared , start and stop the digital clock.