差分过孔设计
ADS PCB 板图仿真学习笔记(过孔设定,差分仿真,差分眼图仿真等)
ADS PCB 板图仿真学习笔记方法一：1.打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。
1.1File----->Change Editor，在弹出窗口选择Allegro PCB DesignXL(Legacy),选中Analog/RF,点击确定。
1.2Setup----->Cross-section 设置叠层厚度，介电常数等信息。
1.31.3.1RF-PCB----->IFF Interface----->Export，在弹出窗口选择Export Selection，然后点击PCB上需要导出仿真的线段等，点击OK.(也可以选择Export All等其它选项，根据需要选择)。
1.3.2在弹出窗口：RF IFF Export，选择文件存放的路径，然后点击layer map。
1.3.3在出现的窗口选择转换到ADS对应的层（我习惯4层板依次放在PC1~PC4），点击OK。
1.3.4回到RF IFF Export窗口，点击OK，生成文件。
在产生的报告中，Types of viasexported 后给出了过孔输出对应的层。
2打开ADS 20092.1新建一个PCB(可在Option----->Preferences 弹出窗口中选择layout units 设定layout 单位，也可以在layout 界面单机右键，选择Preferences。
另单击右键选择Grid Spaction 可设置栅格大小；选择Measure可用来测量长度)2.2File----->Export 在弹出的Export窗口中，File Type选择IFF;Destination file选择刚才生成的layout.IFF文件（备注：文件夹命名不能有空格等非法字符）。
2.3Momentum----->Substrate----->open 选择刚才生成的xxxx.slm文件，载入叠层设置。
高速PCB差分过孔HFSS仿真分析与优化
高速PCB差分过孔HFSS仿真分析与优化信号完整性在高频高速电路中十分重要，差分过孔的不连续性会严重影响到信号的完整性，针对高速印制电路板(printed circuit board，PCB)中差分信号与共模信号对差分过孔的低反射、高传输和阻抗稳定的设计要求，首先建立差分过孔的等效物理模型与电路模型进行差分过孔的差分信号与共模信号的性能分析;然后在 PCB 层叠结构和布线模式设计的基础上运用三维电磁仿真软件HFSS 设置不同的过孔中心距、反焊盘直径及地过孔数量，对差分过孔的时域阻抗、回波损耗、插入损耗进行仿真与分析，并利用S 参数与时域内阻抗变化，分析过孔的差分性能和共模性能;最后通过仿真结果分析，得出过孔中心距38 mils(1 mil =0. 025 4 mm)、反焊盘直径 32 mils 及使用双过孔地过孔的设置使差分信号和共模信号的性能最优，提出优化了差分过孔的性能的新思路，为高速差分过孔设计提供参考。
引言在高速印制电路板(printed circuit board，PCB)设计中，由于差分结构相比于单端结构在信号完整性方面有很多优势，因此高速PCB 设计中常应用差分结构，差分过孔也广泛应用于连接不同层中的差分结构，虽然差分过孔使互连变得容易，但差分过孔的不连续性也会严重影响到信号完整性，因此研究差分过孔的特性非常重要。
分析差分过孔性能常常需要建立模型，目前已经进行了许多关于过孔建模的研究，但多集中于单过孔，而将单过孔外推至差分过孔仅在相邻过孔之间的电容和电感耦合可忽略不计时才有效，这个特征对于差分过孔并不适用，因此需要分析差分过孔的特性，从而建立适用于差分过孔的新型模型。
目前，对于差分过孔特性的分析和研究主要集中于过孔结构优化之上，文献研究了差分过孔短柱(Stub)如何影响时域传输(TDT)波形和眼图，并提出了一种带有/不带有额外通气孔的高阻抗差分优化方案以减轻差分过孔 stub 的影响。
差分过孔中心距
差分过孔中心距
差分过孔中心距（Differential Via Spacing）是指差分信号对之间的过孔中心之间的距离。
在设计差分信号传输线时，通常会涉及到差分过孔的布局。
这个距离的大小对于信号的传输特性和板间距离都有影响。
差分信号通常用于高速数字信号传输，比如在PCB设计中常见的高速串行总线（如PCI Express、USB3.0等），其特点是对信号的传输要求较高，需要更为严格的布线和阻抗控制。
差分过孔中心距的选择取决于多个因素，包括但不限于：
1.信号频率：高频信号要求更短的差分过孔中心距，以减小信号的串扰和传输延迟。
2.板层布局：差分信号的过孔布局要考虑到板层的结构，尽量减小板层的损耗和串扰。
3.信号完整性：差分信号的完整性对于系统性能至关重要，过孔的布局必须符合信号的传输要求，确保信号的准确传输。
4.设计约束：某些设计约束可能会影响到差分过孔中心距的选择，比如板的层数、布线密度、板厚等。
一般来说，在高速数字信号传输中，差分过孔中心距的选择要遵循设计规范和最佳实践，以确保信号的传输质量和系统的稳定性。
在具体的设计中，可以通过仿真工具进行分析和优化，以找到最适合的差分过孔布局参数。
1 / 1。
一种差分过孔分析方法[发明专利]
![一种差分过孔分析方法[发明专利]](https://img.taocdn.com/s3/m/3439c9c6453610661fd9f401.png)
专利名称：一种差分过孔分析方法
专利类型：发明专利
发明人：田欣欣,李健凤,吴艳杰,吴多龙申请号：CN201810375130.1
申请日：20180424
公开号：CN108575055A
公开日：
20180925
专利内容由知识产权出版社提供
摘要：本发明公开了一种差分过孔分析方法，应用于含有差分走线的多层高速PCB，包括以下步骤：S1：对差分过孔结构进行区域分解，分解形成有平行板区域和若干个过孔区域，若干个所述过孔区域与平行板区域之间形成有若干个交界面，所述平行板还包括外部边界；S2：利用三维有限单元法求解若干个所述过孔区域；S3：利用边界积分方法求解所述平行板区域；S4：所述过孔区域与平行板区域S参数级联；本实施例提供的差分过孔分析方法采用边界积分法提取不规则形状平行板上不同过孔区域之间的耦合特性时，不需要对整个二维计算区域进行网格划分，而只用考虑一维边界，能进一步提升紧凑型过孔结构的设计效率。
申请人：广东工业大学
地址：510060 广东省广州市越秀区东风东路729号
国籍：CN
代理机构：北京集佳知识产权代理有限公司
更多信息请下载全文后查看。
差分对：与过孔有关的四件事
差分对：与过孔有关的四件事在一个高速印刷电路板(P C B)中，通孔在降低信号完整性性能方面一直饱受诟病。
然而，过孔的使用是不可避免的。
在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。
内层的电磁辐射和对与对之间的串扰较低。
必须使用过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透明的过孔来最大限度地减少对性能的影响。
在这篇博客中，我将讨论以下内容：1.过孔的基本元件2.过孔的电气属性3.一个构建透明过孔的方法4.差分过孔结构的测试结果1.过孔结构的基础知识让我们从检查简单过孔中将顶部传输线与内层相连的元件开始。
图1是显示过孔结构的3D图。
有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。
信号过孔连接不同层上的传输线。
过孔残桩是过孔上未使用的部分。
过孔焊盘是圆环状垫片，它们将过孔连接至顶部或内部传输线。
隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路。
图1：单个过孔的3D图2.过孔元件的电气属性如表格1所示，我们来仔细看一看每个过孔元件的电气属性。
层过孔元件电气属性层1（顶层）过孔焊盘过孔焊盘在焊盘和下方的接地层之间引入寄生电容。
1-2层（过孔）信号过孔过孔是一个电感器。
层2（平面层）隔离盘隔离盘在金属圆柱表面和附近的过孔周围接地层之间产生边缘电容。
2-3层（过孔）信号过孔电感。
层3（信号）过孔焊盘焊盘与其上下的接地层之间的寄生电容。
3-4层（过孔）过孔残桩过孔的未使用部分形成电容短截线效应。
层4（平面层）隔离盘电容。
4-5层（过孔）过孔残桩过孔的未使用部分形成电容短截线效应。
层5（底层）过孔焊盘电容。
表1：图1中显示的过孔元件的电气属性一个简单过孔是一系列的π型网络，它由两个相邻层内构成的电容-电感-电容(C-L-C)元件组成。
表格2显示的是过孔尺寸的影响。
相关尺寸电气属性对电容阻抗(Z o)的影响过孔焊盘小焊盘直径C↓Z o↑过孔大小小孔直径L↑Z o↑隔离盘大隔离盘直径C↓Z o↑过孔长度更长的过孔长度L↑Z o↑电源/接地层更多平面层C↑Z o↓过孔残桩更长的过孔残桩C↑Z o↓过孔间距更小的过孔间距C↑Z o↓表2：过孔尺寸的直观影响通过平衡电感与寄生电容的大小，可以设计出与传输线具有相同特性阻抗的过孔，从而变得不会对电路板运行产生特别的影响。
差分对与PCB过孔的关系
差分对：你需要了解的与过孔有关的四件事在一个高速印刷电路板（PCB）中，通孔在降低信号完整性性能方面一直饱受诟病。
然而，过孔的使用是不可避免的。
在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。
内层的电磁辐射和对与对之间的串扰较低。
必须使用过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透明的过孔来最大限度地减少对性能的影响。
1. 过孔结构的基础知识让我们从检查简单过孔中将顶部传输线与内层相连的元件开始。
图1是显示过孔结构的3D图。
有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。
信号过孔连接不同层上的传输线。
过孔残桩是过孔上未使用的部分。
过孔焊盘是圆环状垫片，它们将过孔连接至顶部或内部传输线。
隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路。
图1：单个过孔的3D图2. 过孔元件的电气属性如表格1所示，我们来仔细看一看每个过孔元件的电气属性。
表1：图1中显示的过孔元件的电气属性一个简单过孔是一系列的π型网络，它由两个相邻层内构成的电容-电感-电容（C-L-C）元件组成。
表格2显示的是过孔尺寸的影响。
表2：过孔尺寸的直观影响通过平衡电感与寄生电容的大小，可以设计出与传输线具有相同特性阻抗的过孔，从而变得不会对电路板运行产生特别的影响。
还没有简单的公式可以在过孔尺寸与C和L元件之间进行转换。
3D电磁（EM）场解算程序可以根据PCB布局布线中使用的尺寸来预测结构阻抗。
通过重复调整结构尺寸和运行3D仿真，可优化过孔尺寸，来实现所需阻抗和带宽要求。
3. 设计一个透明的差分过孔我们曾在之前的帖子中讨论过，在实现差分对时，线路A与线路B之间必须高度对称。
这些对在同一层内走线，如果需要一个过孔，必须在两条线路的临近位置上打孔。
由于差分对的两个过孔距离很近，两个过孔共用的一个椭圆形隔离盘能够减少寄生电容，而不是使用两个单独的隔离盘。
allegro差分线打孔方式
在这篇文章中，我将会按照您的要求对allegro差分线打孔方式进行深入探讨。
我会从简到繁地解释这个主题，以便您能更深入地理解。
让我们来明确一下什么是allegro差分线打孔方式。
在PCB设计中，allegro差分线打孔方式是一种常见的设计技术，用于传输高速差分信号。
它通过对PCB上的信号线进行特殊的布局和打孔方式，来减小信号传输中的串扰和失真，确保信号的高质量传输。
现在，让我来逐步展开这个主题。
1. 差分信号：在开始讨论allegro差分线打孔方式之前，我们需要先了解什么是差分信号。
差分信号是指在信号传输中同时传输正负对称的两个信号，通过两条相互独立的信号线来传输。
这种传输方式可以有效地减小外部干扰对信号的影响，提高信号的抗干扰能力。
2. allegro差分线打孔方式原理：allegro差分线打孔方式的原理是通过合理的布局和打孔方式来减小信号线间的串扰和失真。
在PCB设计中，我们可以采用不同的打孔方式来优化差分线路的传输效果。
这些方式包括但不限于：通过合适的间距和走线方式来减小信号线间的串扰；通过选择合适的打孔方式来减小信号线的传输损耗等等。
3. allegro差分线打孔方式的优点：采用allegro差分线打孔方式有许多优点。
它可以有效地减小信号线间的串扰和失真，提高信号的传输质量。
通过合理的布局和打孔方式，可以减小信号线的传输损耗，延长信号传输的距离。
另外，allegro差分线打孔方式还可以提高PCB的抗干扰能力，减小外部环境对信号的影响。
4. 个人观点和理解：在我的个人看来，allegro差分线打孔方式是一种非常有效的PCB设计技术。
它可以帮助设计师解决高速信号传输中的一系列问题，保证信号的高质量传输。
allegro差分线打孔方式也充分体现了PCB设计中的一种创新思维，通过合理的布局和打孔方式来优化整个设计方案。
我相信随着技术的不断发展，allegro差分线打孔方式在PCB设计中将会有着更广泛的应用和深入的研究。
过孔基础知识与差分过孔设计
过孔基础知识与差分过孔设计在一个高速印刷板 () 中，通孔在降低信号完整性性能方面向来饱受诟病。
然而，过孔的用法是不行避开的。
在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。
内层的电磁辐射和对与对之间的串扰较低。
必需用法过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透亮的过孔来最大限度地削减对性能的影响。
1. 过孔结构的基础学问让我们从检查容易过孔中将顶部传输线与内层相连的元件开头。
图1是显示过孔结构的3D图。
有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。
信号过孔衔接不同层上的传输线。
过孔残桩是过孔上未用法的部分。
过孔焊盘是圆环状垫片，它们将过孔衔接至顶部或内部传输线。
隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路。
图1：单个过孔的3D图2. 过孔元件的电气属性如表格1所示，我们来认真看一看每个过孔元件的电气属性。
表1：图1中显示的过孔元件的电气属性一个容易过孔是一系列的π型网络，它由两个相邻层内构成的--电容(C-L-C) 元件组成。
表格2显示的是过孔尺寸的影响。
表2：过孔尺寸的直观影响通过平衡电感与寄生电容的大小，可以设计出与传输线具有相同特性阻抗的过孔，从而变得不会对电路板运行产生特殊的影响。
还没有容易的公式可以在过孔尺寸与C和L元件之间举行转换。
3D电磁 (EM) 场解算程序可以按照PCB布局布线中用法的尺寸来预测结构阻抗。
通过重复调节结构尺寸和运行3D，可优化过孔尺寸，来实现所需阻抗和带宽要求。
3. 设计一个透亮的差分过孔在实现差分对时，线路A与线路B之间必需高度对称。
这些对在同一层内走线，假如需要一个过孔，必需在两条线路的接近位置上打孔。
因为差分对的两个过孔距离很近，两个过孔共用的一个椭圆形隔离盘能够削减寄生电容，而不是用法两个单独的隔离盘。
接地过孔也被放置在每个过孔的旁边，这样的话，它们就能够为A和B过孔提供接地返回路径。
10G差分过孔设计要求
SOTU10G叠层与10G差分过孔设计要求PCB为阻抗控制PCB板，设计为12层，板厚2mm，板材为FR4，采用Foil叠法，叠层安排和各层的厚度（所有层都使用0.5OZ铜）如下所示：Top1 ______________ HOZ （使用半盎司铜箔，完成铜厚1.3OZ）3313 4.0MILGND2 ______________ HOZCore 6MILSIG3 ______________ HOZ7628 7.9milPOW4 ______________ HOZCore 6MILSIG5 ______________ HOZ7628 7.9milMIX6 ______________ HOZCore 6MILGND7 ______________ HOZ7628 7.9milSIG8 ______________ HOZCore 6MILPOW9 ______________ HOZ7628 7.9milSIG10 ______________ HOZCore 6MILGND11 ______________ HOZ3313 4.0MILBOT12 ______________ HOZ （使用半盎司铜箔，完成铜厚1.3OZ）几点说明：（1）MIX6为信号、电源混合层，因为有参考地平面GND7，可以布高速线（2）SIG5没有参考地，只有一个参考电源平面，可以用来布低速线或以POW4为电源的高速线（3）为降低层间串扰，SIG5与MIX6的信号不能上下重叠布线，要采用垂直交叉的形式（4）10G高速差分线很难布在内层。
如果布在内层，成差分带状线，为了降低铜损，希望线宽能大，但这样又要上、下挖空两个相邻的平面层，将参考层往外延伸一层，处理起来比较复杂，而且带状线的介质损坏比微带线的大，所以建议本板将10G差分线布在表层，这样带来的问题是：信号对外有辐射，建议在表层差分对两边铺实心铜，并打地孔（5）10G差分对布线层为TOP1－>BOT12－>TOP1，需要用到2个Via，Via的差分阻抗控制为100欧姆，差分线的线宽、间距要求如下：W＝12mil，S＝10mil，Zdiff＝99.7欧姆10G的TOP1层差分以SIG3为参考地平面，GND2上的对应位置要掏空，BOT12层差分以SIG10为参考地平面，GND11上的对应位置要掏空。
差分信号不能有过孔和等长的原因
还是我来回答吧,看了一下没有多少人清楚这个,可能大家不是做EMI的.差分线的设计原则是等长等距不能cross-moat.这都是有原因的.差分信号P\N的差值就是我们所要传递的信号,同时每一个线上面都有共模信号.后者是造成电磁辐射的主要源头,常常在靠近连接器的地方加共模choke抑制.差分线等长等距的原因是因为p上面信号值减去N 上面信号的时候,必须是对应地减去,如果不等长或者不等距,将使得这样的差值发生根本性的破坏.信号完整性检查眼图的时候会发现超标.而楼上大家关心的是能不能crossmoat的问题.这一点我详细说明我先说信号参考同一个板层就是习惯上说的layer,如果差分信号在top层走,以layer2作为参考平面.差分信号的两根线下面都有高速返回的镜象电流,紧贴在差分信号的下面.之所以紧贴是因为这样可以使得信号遇到的电感最小.差分信号的上升沿很短,一般在2ns左右.假如这时候差分信号的参考平面有沟道,比如说layer2的电源不止一个,举个例子,差分信号的下面原来参考的是+5V电源层,现在参考+3.3v,这时候就会出问题.因为+5与+3.3的两个模块之间有沟道.镜象电流在沟道处被割断,将寻找低阻抗路径完成返回电流的连续.换句话说路径的改变造成了电流环路面积的增大,这个直接影响就是EMI测试的超标.在EMI中这称为return path uncontinuity.如果信号穿层从top到bottom.信号的参考平面从layer2到了倒数第二层,倒数第二层如果是GND.差分信号的参考平面绝对不能够改变.比如usb信号在第一层走的时候下面参考的是+5v,那么到了最下面的倒数第2层.必须在倒数第2层割出一块+5的电源在USB差分线的下方.这是原理.在EMI中这还是return path uncontinuity的一种情况.事实上面高速信号(包括差分信号)以某些电势位(比如+1.8v,+3.3v)作为参考平面(就是镜象电流流过的那层)不是一种好的方法,这会造成电源的不干净.比教好的做法是以地(0v电势位)作为参考平面,换层到top时候,把第二层划出一块地.目标就是差分信号的参考平面永远是同一个电势位.任何不同都会造成返回路径不连续从而引起环路面积增大,最后造成EMI超标.[br]<p align=right><font color=red>+5 RD币</font></p>本文来自：我爱研发网() - R&D大本营详细出处：/bbs/Archive_Thread.asp?SID=49117&TID=1。
差分过孔的结构分析与优化
差分过孔的结构分析与优化周子翔【摘要】针对差分过孔引起的阻抗不连续以及过孔残桩引起的信号反射问题,通过过孔反焊盘补偿设计及端接过孔残桩减小了差分过孔及残桩引起的反射,改善了接收信号的质量.通过对比差分过孔优化设计前后的频域传输参数和时域信号眼图,说明了本方法的有效性及实用性.【期刊名称】《电子科技》【年(卷),期】2016(029)006【总页数】4页(P100-102,106)【关键词】差分过孔;残桩;端接阻抗;传输参数【作者】周子翔【作者单位】西安电子科技大学电子工程学院,陕西西安710071【正文语种】中文【中图分类】TN41印刷电路板(PCB)作为互联的主要载体，通常是信号完整性问题的多发区域。
随着电路设计复杂度的提升，单层PCB已无法满足当今的设计需求，多层PCB设计已成为主流趋势，在多层PCB设计中，位于不同布线层的信号线通常用过孔连接。
然而由过孔引起的阻抗不连续及反射严重影响了信号传输质量[2-3]。
在传统的制造工艺中，设计人员通过对差分过孔的残桩进行反钻以减小残桩带来的信号完整性问题[4]。
但该方法的工艺要求及成本较高。
本文在减小信号互联的不连续性的基础上，提出了差分过孔的优化设计，并通过阻抗端接过孔残桩减小其产生的反射。
电磁场全波仿真软件HFSS的仿真结果表明，本文提出的优化设计方法能够有效减小差分过孔及其残桩引起的反射，改善信号传输质量，为多层PCB板的设计提供了参考。
本文建立的差分过孔结构如图1所示，图1(a)为模型的顶视图，左下角为坐标原点，图中坐标的单位均为mil(1 mil=0.025 4)；图1(b)为侧视图，各导体层厚度均为1.38 mil。
其中，走线、焊盘与残桩所用材料均为铜，除此之外的介质层所用材料均为FR4，相对介电常数ε=4。
a层与b层之间定义为信号的发送端Port1，b层与c层之间定义为信号的接收端Port2。
对于结构1，在Port1处加一个幅度为0.5 V、上升边为50 ps的差分阶跃信号，且在发送端做好端接匹配。
差分对过孔间距与线宽关系
差分对过孔间距与线宽关系在电子器件制造过程中，通过印刷电路板（PCB）来实现电路的连接。
而在PCB中，通过过孔（via）来实现各个电路层之间的连接。
过孔的设计参数之一就是过孔间距，即通过孔与其周围其他过孔之间的最小距离。
而过孔的尺寸参数之一就是线宽，即过孔的直径。
过孔间距和线宽是PCB设计中非常重要的参数，它们直接影响着PCB的可靠性和性能。
通过差分对过孔间距与线宽的研究，可以更好地了解它们之间的关系，并为PCB设计提供指导。
过孔间距的选择对于PCB的可靠性至关重要。
过小的过孔间距可能导致过孔之间的短路，从而造成电路故障。
过大的过孔间距则可能导致电路层之间的连接不可靠，信号传输的质量下降。
因此，在PCB设计中，需要根据电路层之间的电压差、信号传输速度等因素来合理选择过孔间距。
线宽也对PCB的性能有着直接的影响。
线宽的选择会影响到PCB 的功耗、信号传输速度等方面。
较大的线宽可以提高PCB的电流承载能力，减小线路的电阻，降低功耗。
而较小的线宽则可以提高信号传输的速度，减小信号的传输延迟。
因此，在PCB设计中，需要根据电路的具体需求来选择合适的线宽。
然而，过孔间距与线宽之间并不存在简单的线性关系。
具体来说，过孔间距的选择会受到线宽的影响，而线宽的选择也会受到过孔间距的制约。
这是因为在PCB制造过程中，过孔的打孔尺寸会受到线宽的限制。
如果线宽过小，那么过孔的直径也会相应缩小，从而限制了过孔间距的选择范围。
反之亦然，如果线宽过大，那么过孔的直径也会相应增大，从而增加了过孔之间的最小距离。
因此，在实际的PCB设计中，需要综合考虑过孔间距和线宽的关系。
首先，可以根据电路层之间的电压差、信号传输速度等因素来确定合理的过孔间距范围。
然后，在这个范围内，根据电路的具体需求来选择合适的线宽。
在选择线宽时，需要考虑过孔的打孔尺寸，以确保过孔的可靠性和性能。
总结起来，差分对过孔间距与线宽之间存在着相互制约的关系。
在PCB设计中，需要综合考虑过孔间距和线宽的影响，以保证PCB的可靠性和性能。
高速PCB差分过孔研究
Ｓ ｔ ｕ ｄ ｙ ｏ ｎ ｄ ｉ ｆ ｆ ｅ ｒ ｅ ｎ ｔ ｉ ａ ｌ ｖ ｉ ａ ｏ ｆ ｈ ｉ ｇ ｈ － ・ ｓ ｐｅ ｅ ｄ ＰＣＢ
Ｌ Ｉ Ｕ Ｗ ｅ ｎ — ｍｉ ｎ Ｃ ＨＥ ＮＧ Ｌ ｉ ｕ － ｊ ｕ ｎ Ｗ Ａ ＮＧ Ｈｏ ｎ ｇ － ｆ ｅ ｉ Ｌ １ Ｙ ａ ｎ － ｇ ｕ ｏ
ｄ ｉ ｓ ｃ ｏ ｎ ｔ ｉ ｎ ｕ ｉ ｔ ｙ ａ ｎ ｄ ｓ ｉ ｇ ｎ ａ ｌ ａ ｔ ｔ ｅ ｎ ｕ ａ ｔ ｉ ｏ ｎ． Ｔｈｅ ａ ｒ ｔ ｉ ｃ ｌ ｅ ｓ ｔ ｕ ｄ ｉ ｅ ｓ ｔ ｈ ｅ ｅ ｆ ｆ ｅ ｃ ｔ ｏ ｆ ｈｏ ｌ ｅ ｄ ｉ ａ ｍｅ ｔ ｅ ｒ ， ｐ ａ ｄ ｓ ｉ ｚ ｅ ，ａ ｎ ｔ ｉ － ｐａ ｄ ｓ ｉ ｚ ｅ ， ｈｏ ｌ ｅ ｓ ｐ ａ ｃ ｅ ａ ｎ ｄ ｓ ｔ ｕｂ ｌ ｅ ｎｇ ｔ ｈ ｏ ｎ ｉ ｍｐ ｅ ｄ ａ ｎｃ ｅ ｏ ｆ ｖ ｉ ａ ｓ ａ ｎ ｄ ｓ － ｐ ａ ｒ ａ ｍｅ ｔ ｅ ｒ ｓ ｂ ｙ ｅ ｘ ｐ ｅ ｒ ｉ ｍｅ ｎ ｔ ｓ ． Ｉ ｔ ｗａ ｓ ｆ ｏ ｕ ｎｄ ｔ ｈ ａ ｔ ｔ ｈ ｅ ｎ ｅ ｒ ｓ ．Ｉ ｎ ｏ ｒ ｄｅ ｒ ｔ ｏ ｉ ｍｐ ｒ ｏ ｖｅ ｔ ｈｅ Ｐ ＣＢ ｗｉ ｒ ｉ ｎｇ ｄ ｅ ｎｓ ｉ ｔ ｙ ，ｄ ｉ ｆｅ ｒ ｅ ｎ ｔ ｉ ａ ｌ ｖｉ ａ ｓ ｗｏ ｕ ｌ ｄ ｂ ｅ ｃ ｈ ｏ ｓ ｅ ｎ ｆ ｏ ｒ ｔ ｈ ｅ ｃ ｏ ｎ ｎ ｅ ｃ ｔ ｉ ｏ ｎ ｏ ｆ
降低 约２ Ｑ，Ｓ 降增加 约 Ｏ ． １ ４ ｄ ｂ 盈 １ ２ ． ５ Ｇ Ｈ ｚ 。
关键词 差分过孑 Ｌ ；信号完整性 ：阻抗不 连续 中图分类号 ：Ｔ Ｎ ４ １ 文献标识码 ：Ａ 文章编号 ：１ ０ ０ ９ — ０ ０ ９ ６（ ２ ０ １ ６） 增刊一 ０ ０ ２ ４ — ０ ５
allegro中的差分过孔椭圆避让
Allegro 中差分过孔椭圆避让在是指在布局过程中，为了让差分过孔（Differential Pairs）在满足电磁兼容（EMC）要求的同时，避免与其他信号或过孔产生干扰，需要对差分过孔进行椭圆避让。
椭圆避让是通过设置一定的间距和尺寸来实现的。
以下是实现 Allegro 中差分过孔椭圆避让的方法：1. 打开 Allegro 软件，导入或创建 PCB 布局。
2. 设置差分过孔的参数。
在 Constraints Manager（约束管理器）中，找到 Electric Net Routing Differential Part Primary Gap （差分对主间隙），设置合适的值。
这个值表示差分过孔之间的最小间距。
3. 绘制差分过孔。
在 Pad Designer（过孔设计器）中，绘制所需的差分过孔。
可以根据需要调整过孔的尺寸和形状。
4. 设置椭圆避让。
在过孔绘制完成后，选中过孔，右键选择“Place -> Expand”（放置 -> 扩展）。
在弹出的对话框中，输入椭圆避让的半径，例如 17.02。
确认后，过孔会按照设定的椭圆避让半径进行避让。
5. 审查布局。
在布局过程中，可以使用“Show Element”（显示元素）命令查找和查看过孔位置。
如有需要，可以根据实际情况调整椭圆避让的大小和过孔位置，以确保满足电磁兼容性要求。
6. 完成布局后，保存并生成 Gerber 文件。
在制造过程中，根据 Gerber 文件进行制版和焊接。
通过以上步骤，可以在 Allegro 中实现差分过孔的椭圆避让。
需要注意的是，具体的避让尺寸和位置需要根据实际项目需求和制造工艺进行调整。