低导通电阻沟槽栅极LIGBT的模拟研究

合集下载

SGT MOSFET的研究与进展

SGT MOSFET的研究与进展陈利，陈瑞森厦门海洋职业技术学院摘要：介绍了SGT MOSFET的研究历史和结构演进，对SGT MOSFET发展过程中出现的各种新结构的结构特点和电学特性做了简要阐述；简要说明了SGT MOSFET在改善器件反向耐压BV和比导通电阻Rsp以及UIS和BV稳定性方面的研究进展；同时列举了SGT MOSFET的一些最新研究成果和需要解决的问题，以及今后的研究发展重点。

关键词：屏蔽栅沟槽功率MOSFET；BV；RSP；FOM；SGT；功率器件Research and Development of SGT MOSFETCHEN LI,CHEN Rui-senXiamen Ocean Vocational CollegeAbstract:The research history and structural evolution of SGT MOSFET are introduced,and the structural features and electrical characteristics of various new structures appearing in the development history of SGT MOSFET are briefly described;it is briefly explained that SGT MOSFET can improve the reverse bias voltage BV and specific re-sistance of the device.The research progress of the on-resistance Rsp and the stability of BV and UIS capacity;at the same time,some latest research results and problems to be solved of SGT MOSFET are listed,as well as the focus of future research and development.Keywords：Shielded/Split-gate trench power MOSFET;BV;RSP;FOM;SGT;power device图2SGT MOSFET 结构SEM 图（b ）左右结构图1SGT MOS 结构示意图（a ）上下结构0引言功率金属氧化物半导体场效应晶体管（MOSFET ）因其简单的结构和优异的特性已成为现代工业社会不可或缺的电子器件之一。

1700 V精细沟槽栅IGBT器件设计

1700 V精细沟槽栅IGBT器件设计
郑婷婷
【期刊名称】《半导体技术》
【年(卷),期】2024(49)4
【摘要】为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折
中关系,同时降低器件制造成本,基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。

采用TCAD软件进行仿真,研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、载流子存储层注入剂量、沟槽栅元胞结构等因素对精细沟槽栅IGBT
器件性能参数的影响,确定了最优工艺参数,并对1 700 V精细沟槽栅IGBT芯片进
行流片和封装。

测试结果显示,相比普通沟槽栅IGBT模块,1 700 V精细沟槽栅IGBT模块在芯片面积减小34.2%的情况下,关断损耗降低了8.6%,导通压降仅升高5.5%,器件性价比得到了优化。

【总页数】7页(P310-315)
【作者】郑婷婷
【作者单位】南京南瑞半导体有限公司
【正文语种】中文
【中图分类】TN32
【相关文献】
1.1200V和1700V新型IGBT模块沟槽及电场截止型IGBT低注入续流二极管
2.4500V沟槽栅IGBT芯片的设计与研制
3.1200V沟槽栅/平面栅场截止型IGBT
短路耐量特性研究4.生涯人物访谈实践与教学探索5.沟槽栅IGBT结构参数设计与动、静态性能优化（英文）
因版权原因，仅展示原文概要，查看原文内容请购买。

VDMOSFET低导通电阻改良研究

VDMOSFET低导通电阻改良研究陆宁【摘要】文章通过对VDMOSFET导通电阻模型的分析,结合VDMOSFET芯片生产过程中用到的等离子刻蚀工艺理论,探索通过优化刻蚀工艺以改善VDMOSFET 器件导通电阻的途径.文中以实际VDMOSFET生产的引线孔刻蚀工艺为例,阐述了通过SOFT-ETCH工艺,改善接触孔表面损伤以达到降低VDMOSFET导通电阻的实现方法,通过详实的实验数据对比,证实SOFE-ETCH工艺对导通电阻的改良作用.【期刊名称】《电子与封装》【年(卷),期】2010(010)011【总页数】3页(P36-38)【关键词】VDMOSFET;引线孔;SOFT-ETCH;导通电阻;刻蚀【作者】陆宁【作者单位】上海贝岭电子有限公司,上海,200233【正文语种】中文【中图分类】TN305.21 引言由于VDMOSFET具有输入阻抗高、驱动简单、开关速度快和热稳定性好等优点而被广泛应用于各类功率电路中。

如今电子产品对低功率的要求越来越严格，如何有效改良VDMOSFET的导通电阻以降低消耗功率，成为有必要解决的问题。

本文介绍了通过在引线孔蚀刻时采取soft-etch工艺来改良导通电阻的方法。

2 VDMOSFET导通电阻模型2.1 理论模型图1是VDMOSFET的示意图。

导通电阻可以分成以下几个部分：源极接触电阻Rcs，源区体电阻Rhs，MOSFET沟道电阻Rch，积累层电阻Ra，寄生结型管电阻Rj，外延层电阻Re和衬底电阻Rhd，以及漏极接触电阻Red。

一般来说，漏源极接触电阻和漏源区体电阻在正常工艺条件下可以做得很小，且与器件结构的参数关系不大。

对导通电阻起主要作用的是Rch和Ra、Rj以及Re。

这几个电阻均与结构参数密切相关。

因此，VDMOSFET的导通电阻可近似表示为：2.2 实际情况由于在实际大生产中，往往在材料参数一定的情况下，导通电阻有临界或者偏大的情况。

虽然上述的源极接触电阻Rcs和漏极接触电阻Red对导通电阻的影响不大，但是实际情况下是有影响的，而且不可忽略。

一种新型的低导通电阻折叠硅SOI LDMOS

２器件结构
横向基的Ｓ— ＤＭＯＳ具有衬底辅助耗尽效应［ＪＬ７和在低压应用中工艺实现困难的缺点，得如何获使得极低比导通电阻的低压ＬＤＭＯＳ成为研究的关
键．
突破传统ＬＤＭＯＳ结构中击穿电压与比导通电阻矛盾的有效方法有两种：种是在满足关态一Ｂ的条件下，过扩展的栅电极使器件开态时漂Ｖ通移区形成载流子积累层以提供低阻导通通道，这就是ＵＭＯＳ的思想；一种是通过在器件的不同维度另上引入新的电场来调制漂移区的浓度或通过对已有维度上的场进一步优化以提高调制效应，前者就是
的比导通电阻．
尽可能低的导通电阻以降低导通损耗成为了研究热点．在垂直型双扩散低压ＤＭｏＳ类器件中，论和理应用比较成熟的结构有ＵＭｏＳ３ＯＢＶ和ＤＭＯＳ结构＿．ｄｅ等人将ｓｐｒｕｃｉｎ思想应用于４Ｕｎｒ］ｕｅｎｔｊｏＬＤＭＯＳ中获得了低的比导通电阻口９，而，￣］然由于图１ｎ型沟道ＦＯＩＬ为Ｓ — ＤＭＯＳ的结构示意图
段宝兴张波李肇基
（电子科技大学ＩＣ设计中心，成都６０５）１０４
摘要：提出了一种具有折叠硅表面ｓ — ＤＭｏ（Ｓ — ＤＭｏｓ新结构．是将硅表面从沟道到漏端的导电层刻ｏＩＬｓＦＯＩＬ）它

一种新型SOI衬底上带有阳极辅助栅结构的SJ—LIGBT

一
种新型Ｓ衬底上带有阳极辅助栅结构的Ｓ —ＩＢＯＩＪＬＧＴ
关旭，吴琼乐，王泽华，柏文斌，管超，陈吕赘
（电子科技大学功率集成技术实验室，四川成都６０５）１０４
摘要：提出了一种新型的ＳＩＯ衬底上的横向绝缘栅双极型晶体管（ＩＢ）ＬＧＴ。该ＬＧＴ在漂移ＩＢ
于它的本征电阻，并进一步导致器件的正向导通压降较低【。这也是电导调制型功率器件的优势。与此同８】时，器件正向导通时的压降较低，不足以使槽栅和
Ｐｒｔ形成的ＭＯＳ结构的沟道开启，因此，当器件ｄｉ区ｆ
ｇｔａｅｃｔｏｅａｈｄ
３仿真与验证
为了验证本文提出的器件结构的可行性和优异性，本文使用ＭＥＩＩＤＣ
仿真工具对该器件结构进行了二维仿真，仿真结构图如图２所示。当本文所提出的三维器件结构中ＳＩ的顶层硅厚度为１ａ时，该二维仿真所Ｏ上ｍｌ用结构与本文提出的三维结构等效。这是因为，在ＭＥＣ仿真工具中，ＤＩＩ垂直于屏幕的方向上的厚度为１Ｉ］ｍｐ。表１出了本文用于二维仿真的器ｘ列件参数。
是本文提出的ＬＧＴ设计的关键。ＩＢ
收稿日期：２１一１１；修回日期：２１一２２０１Ｏ．９０ｌ —３０基金项目：国家自然科学基金资助项目（０７０３６８６５）

超低导通电阻RON的SiC沟槽器件

超低导通电阻RON的SiC沟槽器件
殷丽;王传敏（译）
【期刊名称】《电力电子》
【年(卷),期】2012(000)005
【摘要】本文介绍了下一代碳化硅（SIC）平面MOSFET、沟槽结构肖特基二极
管和沟槽MOSFET器件。

首先，开发了SiC平面MOSFET，可以抑制在正向电流通过时引起寄生PN结二极管的劣化。

其次，开发了新型沟槽SiC肖特基二极管，与传统SiC二极管相比，在可接受的漏电流条件下，具有更低的正向压降。

第三，开发了新型双沟槽结构SiCMOSFET，在保持超低导通电阻的同时提高了器件的可靠性，其主要原因在于新结构有效降低了槽栅底部的最大电场强度，抑制了栅氧的击穿。

【总页数】4页(P49-52)
【作者】殷丽;王传敏（译）
【作者单位】北京微电子技术研究所
【正文语种】中文
【中图分类】TN386.1
【相关文献】
1.降低功率MOSFET导通电阻RON的研究进展 [J], 黄淮;吴郁;亢宝位
2.0.18μm完全隔离型低导通态电阻(Low Ron)NLDMOS研究 [J], 冯喆韻;马千成;汪铭
3.Vishay推出的下一代D系列MOSFET具有诸如超低导通电阻、超低栅极电荷等高性能指标 [J],
4.带有p型岛的超低导通电阻绝缘体上硅器件新结构 [J], 代红丽;赵红东;王洛欣;石艳梅;李明吉;李宇海
5.700 V超低比导通电阻的LDMOS器件 [J], 李怡;乔明
因版权原因，仅展示原文概要，查看原文内容请购买。

具有超低导通电阻阶梯槽型氧化边VDMOS新结构(英文)

具有超低导通电阻阶梯槽型氧化边VDMOS新结构(英文)段宝兴;杨银堂;张波;李肇基【期刊名称】《半导体学报：英文版》【年(卷),期】2008(29)4【摘要】基于国际上Liang Y C提出的侧氧调制思想,提出了一种具有阶梯槽型氧化边VDMOS新结构.新结构通过阶梯侧氧调制了VDMOS高阻漂移区的电场分布,并增强了电荷补偿效应.在低于300V击穿电压条件下这种结构使VDMOS具有超低的比导通电阻.分析结果表明：较Liang Y C提出的一般槽型氧化边结构,器件击穿电压提高不小于20%的同时,比导通电阻降低40%-60%.【总页数】5页(P677-681)【关键词】阶梯氧化边;VDMOS;击穿电压;导通电阻【作者】段宝兴;杨银堂;张波;李肇基【作者单位】西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室;电子科技大学微电子与固体电子学院电子薄膜与集成器件国家重点实验室【正文语种】中文【中图分类】TN386【相关文献】1.具有高阈值电压和超低栅漏电的400 V常关型槽栅AlGaN/GaN金属氧化物半导体高电子迁移率晶体管 [J], 赵勇兵;程哲;张韵;伊晓燕;王国宏2.Vishay推出的下一代D系列MOSFET具有诸如超低导通电阻、超低栅极电荷等高性能指标 [J],3.具有纵向漏极场板的低导通电阻绝缘体上硅横向双扩散金属氧化物半导体器件新结构∗ [J], 石艳梅;刘继芝;姚素英;丁燕红4.带有p型岛的超低导通电阻绝缘体上硅器件新结构 [J], 代红丽;赵红东;王洛欣;石艳梅;李明吉;李宇海5.美国美高森美公司推出军事宇航电极控制用SiC MOSFET功率模块，具有超低电感、大电流和低导通电阻等优点 [J], 无;因版权原因，仅展示原文概要，查看原文内容请购买。

栅极电介质

栅极电介质在微电子学与半导体技术领域，栅极电介质（Gate Dielectric）一直是一个不可或缺的研究热点。

作为场效应晶体管（FET）等电子器件中的核心组件，栅极电介质在控制电流、维持器件稳定性和提升性能等方面发挥着至关重要的作用。

本文旨在深入探讨栅极电介质的物理特性、材料选择、制备工艺以及其在现代电子器件中的应用与挑战。

一、栅极电介质的基本概念与物理特性栅极电介质，顾名思义，是位于栅极与半导体材料之间的一层绝缘介质。

在场效应晶体管中，它位于栅极与沟道之间，用于隔离栅极与沟道中的电荷，同时允许电场穿透以控制沟道中的电流。

栅极电介质的性能直接影响到晶体管的开关速度、功耗和可靠性。

栅极电介质的主要物理特性包括介电常数、击穿电场强度、漏电流密度和界面态密度等。

介电常数决定了电介质在电场作用下的极化能力，进而影响电容的大小；击穿电场强度则反映了电介质能承受的最大电场强度，是评估其绝缘性能的重要指标；漏电流密度和界面态密度则分别反映了电介质的导电性能和界面质量，对于维持器件的稳定性和可靠性至关重要。

二、栅极电介质的材料选择随着微电子技术的不断发展，对栅极电介质材料的要求也越来越高。

理想的栅极电介质材料应具备高介电常数、高击穿电场强度、低漏电流密度和良好的界面质量等特点。

目前，常用的栅极电介质材料包括二氧化硅（SiO2）、氮化硅（Si3N4）、氧化铝（Al2O3）和氧化铪（HfO2）等。

二氧化硅是最早被用作栅极电介质的材料之一，具有优良的绝缘性能和热稳定性。

然而，随着器件尺寸的不断缩小，二氧化硅的厚度也逐渐接近其物理极限，导致其漏电流密度增大，限制了器件的进一步发展。

为了解决这个问题，研究人员开始探索使用高介电常数的材料（High-k材料）作为栅极电介质。

高介电常数材料如氧化铝和氧化铪等，具有比二氧化硅更高的介电常数，可以在保持相同电容的情况下增加电介质的物理厚度，从而降低漏电流密度。

此外，这些材料还具有优良的化学稳定性和热稳定性，能够满足现代微电子器件的苛刻要求。

低导通电阻LDMOS 的结构及制作方法[发明专利]

专利名称：低导通电阻LDMOS 的结构及制作方法专利类型：发明专利
发明人：邢军军
申请号：CN201410853546.1
申请日：20141231
公开号：CN104538309A
公开日：
20150422
专利内容由知识产权出版社提供
摘要：本发明公开了一种低导通电阻LDMOS的结构，其漂移区采用超浅槽隔离结构，漂移区两侧采用常规浅槽隔离结构。

本发明还公开了上述结构的低导通电阻LDMOS的制作方法，其浅槽隔离结构的形成步骤包括：1)用掩膜遮住有源区，光刻刻蚀，在漂移区两侧形成常规STI的沟槽；2)光刻刻蚀，在漂移区形成超浅STI的沟槽；3)在沟槽内淀积二氧化硅，化学机械研磨，形成常规STI和超浅STI。

本发明通过在LDMOS结构中引入一层较浅的STI作为LDMOS漂移区场板介质，并优化其刻蚀的深度和角度，使LDMOS的耐压和导通电阻性能得到了大幅提升。

申请人：上海华虹宏力半导体制造有限公司
地址：201203 上海市浦东新区张江高科技园区祖冲之路1399号
国籍：CN
代理机构：上海浦一知识产权代理有限公司
代理人：丁纪铁
更多信息请下载全文后查看。

sgt mos工作原理

sgt mos工作原理
SGTMOS是新一代MOS型功率器件，全称为屏蔽栅极沟槽MOSFET，主要用于低压（200V）领域。

SGTMOS器件利用电荷补偿原理，能够同时获得极低的导通电阻Ron、栅极电荷Qg以及米勒电荷Qgd，从而有效地降低系统的导通损耗和开关损耗，提升系统转换效率，提高功率密度，减少器件的并联需求，简化系统设计。

SGTMOS器件的工作原理是利用电荷耦合效应，在传统沟槽MOSFET垂直耗尽（p-body/n-epi结）的基础上，引入了水平耗尽，改变了器件内部的电场分布，使其由三角形分布变为近似矩形分布。

这种结构使得器件在采用同样掺杂浓度的外延规格情况下，能够获得更高的击穿电压，因此在中低压功率器件领域得到了广泛应用。

一种硅基新结构TG VDC SOI LIGBT

一种硅基新结构TG VDC SOI LIGBT张海鹏;何健;白建玲;张强;王颖;王彬【摘要】针对传统的槽栅SOI LIGBT无法满足日益发展的智能功率集成电路对耐压性能和大电流处理能力需求的问题,文中提出了一种槽栅纵向双单元SOI LIGBT 新结构.该结构在传统槽栅SOI LIGBT的漂移区引入了一个第二埋氧层,将器件隔离成上下两个并联的LIGBT单元,利用第二埋氧层的隔离增强器件的电流处理能力,并采用RESURF技术改善器件的正向阻断特性.Silvaco TCAD仿真结果表明,与常规TG SOI LIGBT相比,基于这种结构的通态电流提高了1.2倍,击穿电压提高了1倍.【期刊名称】《电子科技》【年(卷),期】2018(031)011【总页数】4页(P11-14)【关键词】槽栅;双单元;智能功率集成电路;通态电流;击穿电压【作者】张海鹏;何健;白建玲;张强;王颖;王彬【作者单位】杭州电子科技大学电子信息学院,浙江杭州310018;杭州电子科技大学电子信息学院,浙江杭州310018;杭州电子科技大学电子信息学院,浙江杭州310018;杭州电子科技大学电子信息学院,浙江杭州310018;杭州电子科技大学电子信息学院,浙江杭州310018;杭州电子科技大学电子信息学院,浙江杭州310018【正文语种】中文【中图分类】TN386绝缘层上半导体(Semiconductor on Insulator，SOI)高压集成电路因其绝缘性能好、工作速度快、热稳定性好和抗辐照能力强等优点己成为功率集成电路(Smart Power Integrated Circuits，SPIC)的重要发展方向[1-3]。

基于SOI材料的横向绝缘栅极双极晶体管(Lateral Insulated Gate Bipolar Transistor，LIGBT)由于隔离性能好、寄生电容小、漏电流小及集成度高等优点被广泛应用到智能功率集成电路中[4-8]。

一种低导通电阻的PMOS器件[发明专利]

专利名称：一种低导通电阻的PMOS器件
专利类型：发明专利
发明人：任敏,罗蕾,谢驰,李佳驹,李泽宏,高巍,张金平,张波申请号：CN201710716442.X
申请日：20170821
公开号：CN107452807A
公开日：
20171208
专利内容由知识产权出版社提供
摘要：本发明提供了一种低导通电阻的PMOS器件，属于功率半导体器件技术领域。

本发明包括自上而下依次设置的金属化源极、P型漂移区、P型衬底和金属化漏极；其中P型漂移区中具有N型体区和深槽结构，N型体区中具有P源区和N接触区，深槽结构中具有第一栅电极、栅介质层、第二栅电极、第二介质层、应变层和第三介质层；第一栅电极与沟槽内壁之间由上至下顺次设有栅介质层和第三介质层，第二栅电极与沟槽内壁之间由外至内顺次设有与第三介质层相接触的应变层和第二介质层。

本发明通过引入应变层和第二栅电极，进而使得器件正向导通时在应变层中形成空穴积累层而在反向阻断时产生辅助耗尽漂移区的横向电场，从而实现降低器件的导通电阻。

申请人：电子科技大学
地址：611731 四川省成都市高新区(西区)西源大道2006号
国籍：CN
代理机构：成都点睛专利代理事务所(普通合伙)
代理人：葛启函
更多信息请下载全文后查看。

低压沟槽型MOS器件的研究与设计开题报告

低压沟槽型MOS器件的研究与设计开题报告一、选题背景及研究意义低压沟槽型MOS器件是一种具有低功耗、高速度、低漏电流等优点的现代半导体器件。

随着电子技术的不断发展，低功耗电子器件已经成为电子行业一个不可忽视的重要领域。

而低压沟槽型MOS器件因为其低功耗低噪声，被广泛应用于低功耗系统需求较高的领域，如移动通信、智能家居及工业自动化等。

然而，目前市场上大多数的MOS器件仍存在着较高的漏电流、较高的门极电压等问题，这些问题直接影响了MOS器件的应用效率和稳定性，同时也限制了MOS器件在实际应用中的广泛应用。

因此，设计一种低压沟槽型MOS器件，可以在降低MOS器件的功耗、提高其速度和稳定性的同时，也可以迎合当前市场对较低漏电流和较低门极电压的需求，具有一定的实际应用意义。

二、研究目标和内容本文的研究目标是设计一种低压沟槽型MOS器件，以降低其功耗、提高其速度和稳定性，同时确保其漏电流和门极电压较低。

本文将从以下几个方面进行研究：1. MOS器件的基本结构与工作原理——通过深入了解低压沟槽型MOS器件的基本结构和工作原理，掌握其核心技术和特点。

2. MOS器件的参数分析和模型建立——通过对MOS器件参数分析和模型建立，对其性能进行全面评估，为后续的优化提供基础数据支撑。

3. 优化设计——依据MOS器件的参数和性能分析结果，结合低功耗、高稳定性、低漏电流和低门极电压等需求，优化MOS器件的设计，确保其在实际应用中具有良好的性能表现。

4. MOS器件的特性测试与分析——通过对设计完成的MOS器件进行特性测试和分析，验证其设计的合理性和可行性。

三、研究方法1.文献资料调研——通过查阅相关文献，了解低压沟槽型MOS器件的基础知识和发展现状。

2.参数分析和模型建立——利用SPICE软件进行电路模拟，建立低压沟槽型MOS器件的参数模型，并对其进行参数分析。

3.优化设计——通过电路参数的调整，优化MOS器件的设计，确保其在实际应用中的性能表现优越。

vdmosfet原理

vdmosfet原理VDMOSFET原理引言：VDMOSFET是一种金属氧化物半导体场效应晶体管，在电子设备中被广泛应用。

它具有低开关损耗、快速开关速度和高功率密度等优点，因此在功率放大和开关电路中被广泛采用。

本文将介绍VDMOSFET的原理及其工作机制。

一、VDMOSFET结构VDMOSFET是由P型衬底上形成的N型沟道和漏极、栅极以及漏源区组成的。

具体结构如下：1. P型衬底：VDMOSFET的衬底是P型材料，它是整个器件的基础。

衬底的掺杂浓度和厚度会影响器件的电特性。

2. N型沟道：N型沟道是在P型衬底上生长的，它负责电流的导通。

沟道的深度和宽度决定了导通能力。

3. 栅极：栅极是控制VDMOSFET导通和截止的关键部分。

通过给栅极施加电压，可以改变沟道的导通能力。

4. 漏源区：漏源区是电流的输入和输出区域。

漏极是输出端，而源极是输入端。

二、VDMOSFET工作原理VDMOSFET的工作原理可以分为导通和截止两个阶段。

1. 导通阶段：当栅极施加正向电压时，栅极和沟道之间会形成一个电场。

这个电场会吸引N型沟道上的自由电子，使其移动到P型衬底上，从而形成一个导电通道。

当漏源区施加正向电压时，电子会从源极注入到沟道中，经过漏极流出。

此时，VDMOSFET导通，电流通过。

2. 截止阶段：当栅极施加负向电压时，栅极和沟道之间的电场会阻止自由电子的移动。

此时，导电通道被切断，VDMOSFET截止，电流不再通过。

三、VDMOSFET特点VDMOSFET具有以下特点：1. 低开关损耗：由于VDMOSFET导通的电阻很小，因此开关过程中的功率损耗较低。

2. 快速开关速度：VDMOSFET的导通和截止速度很快，可以实现快速开关。

3. 高功率密度：由于VDMOSFET的导通能力强，可以承受较大的功率。

4. 低漏极电阻：VDMOSFET的漏极电阻较低，可以降低功耗和热耗散。

四、VDMOSFET应用VDMOSFET广泛应用于功率放大和开关电路中，包括：1. 电源管理：VDMOSFET在电源开关和稳压器中被广泛采用，可以实现高效率的能量转换。