DSP第二章5

合集下载

dspPPT课件

2.10 在片外围电路
00: 16位字
01: 10位字
缓冲同步串行口BSP
01: 8位字 01: 12位字
内部发送时钟分频系数 BSPC的MCM=1时，CLKX 由频率为CLKOUT/(CLKDV+1)
的片内时钟源驱动
➢工作模式非缓冲模15~式10
帧同步脉冲极性设置位
自动缓9 冲模8 式7 0：高6 电平有5 效1：低4~电0 平有效
第10页/共35页
第二McBS章P 硬件结构
DR
RSR
RBR
2.10DX在片外围XSR电路
扩展
DRR
压缩
DXR
多通道缓冲串行口McBSP
SPCR
➢结CL构KX 图 CLKR FSX FSR CLKS
时钟和帧 RCR
16
同步信号
位
发生与控 XCR
外
制
SRGR
设总
PCR
线
多通道选择
MCR RSCREGR
提供片选信号 . M c B S P 的时第2钟9页停/共3止5页模式选为 C L K S T P = 1 0 ,
第二章硬件结构
2.10 在片外围电路
多通道缓冲串行口McBSP
➢McBSP的应用实例
程序首次初始化TMS320VC5410,使数据页指针 DP=0,并
CLKS 引脚状态位
DX引脚状态位
DR引脚状态位
发送帧同步脉冲的极性位. 0: 高电平有效 1: 低电平有效
发送时钟极性位. 0: 上升沿采样 1: 下降沿采样
第16页/共35页
第二章硬件结构
2.10 在片外围电路

DSP原理及应用第五章

4 MBytes SDRAM
10
PC
C64x 入门套件: C6416 DSK
X
11
第5章汇编语言程序开发工具
2. ’C54x的开发工具
(2)代码调试工具：
可扩展的开发系统仿真器(XDS510)：可用来进行系统级的集成调试，是进行DSP芯片软硬件开发的最佳工具。评价模块EVM板：是一种低成本的开发板，可进行DSP芯片评价、性能评估和有限的系统调试。
X
29
第5章汇编语言程序开发工具
5.4 链接器的使用
链接器的主要任务是根据链接命令文件(.cmd)，将一个或多个COFF目标文件链接起来，生成存储器映像文件(.map)和可执行的输出文件(.out)。
X
12
C6701 评估板
X
13
第5章汇编语言程序开发工具
5.2 汇编语言程序的编辑、汇编和链接过程
汇编语言源程序可以在任何一种文本编辑器中进行
。如笔记本、WORD、EDIT、TC等。
当汇编语言源程序编写完成后，还必须经过汇编和
链接后才能运行。
X
14
第5章汇编语言程序开发工具
5.2 汇编语言程序的编辑、汇编和链接过程
① 将一个或多个COFF目标文件中的各种段作为
链接器的输入段，经链接后在一个执行的COFF输出
模块中建立各个输出段；
② 在程序装入时对其重新定位，为各个输出段
选定存储器地址。
X
23
第5章汇编语言程序开发工具
5.3.3 链接器对段的处理链接器有2条伪指令支持上述任务：
● MEMORY伪指令——用来定义目标系统的存储器配置空间，包括对存储器各部分命名，以及规定它们的起始地址和长度。 ● SECTIONS伪指令——用来指定链接器将输入段组合成输出段方式，以及输出段在存储器中的位置，也可用于指定子段。若未使用伪指令，则链接器将使用目标处理器默认的方法将段放入存储空间。

《数字信号处理》(2-7章)习题解答

第二章习题解答1、求下列序列的z 变换()X z ，并标明收敛域，绘出()X z 的零极点图。

(1) 1()()2nu n (2) 1()()4nu n - (3) (0.5)(1)nu n --- (4) (1)n δ+(5) 1()[()(10)]2nu n u n -- (6) ,01na a <<解：(1) 00.5()0.50.5nn n n zZ u n z z ∞-=⎡⎤==⎣⎦-∑，收敛域为0.5z >，零极点图如题1解图(1)。

(2) ()()014()1414n nn n z Z u n z z ∞-=⎡⎤-=-=⎣⎦+∑，收敛域为14z >，零极点图如题1解图(2)。

(3) ()1(0.5)(1)0.50.5nnn n zZ u n z z --=-∞-⎡⎤---=-=⎣⎦+∑，收敛域为0.5z <，零极点图如题1解图(3)。

(4) [](1Z n z δ+=，收敛域为z <∞，零极点图如题1解图(4)。

(5) 由题可知，101010910109(0.5)[()(10)](0.5)()(0.5)(10)0.50.50.50.50.50.5(0.5)n n nZ u n u n Z u n Z u n z z z z z z z z z z z --⎡⎤⎡⎤⎡⎤--=--⎣⎦⎣⎦⎣⎦⋅=-----==--收敛域为0z >，零极点图如题1解图(5)。

(6) 由于()(1)nn n a a u n a u n -=+--那么，111()(1)()()()nn n Z a Z a u n Z a u n z z z a z a z a a z a z a ----⎡⎤⎡⎤⎡⎤=---⎣⎦⎣⎦⎣⎦=----=-- 收敛域为1a z a <<，零极点图如题1解图(6)。

(1) (2) (3)(4) (5) (6)题1解图2、求下列)(z X 的反变换。

定时器控制寄存器

专用的硬件乘法器
• 在通用的微处理器中，乘法指令是
由一系列加法来实现的，故需许多个指令周期来完成 • DSP具有专用的硬件乘法器，乘法可在一个指令周期内完成
1）多总线结构
2）40位算术逻辑单元（ALU）
3）17×17位并行乘法器
4）比较、选择和存储单元（CSSU） 5）指数编码器 6）两个地址发生器
为了快速实现数字信号处理运算，DSP芯片一般都采用特殊的硬件结构，正是这种针对运算的特殊的结构和设计，使它区别于通常的CPU或 MCU(微控制器)。 TMS320系列DSP芯片的主要硬件特点包括：哈佛结构、流水线操作、多总线、多处理单元、硬件配置强、耗电省。
DSP芯片的基本结构和特征
DSP芯片的基本结构哈佛结构流水线操作专用的硬件乘法器特殊的DSP指令快速的指令周期
11
1B 1C 1D
1E 1E~
REA（块重复结束寄存器） PMST （处理器工作方式） XPC（程序计数器扩展）保留
辅助寄存器(AR0～AR7)：这8个16位的辅助寄存器可以由算术逻辑单元(ALU)访问，也可以由辅助寄存器算术单元(ARAU) 进行修改。它们主要的功能是产生16位的数据地址，也可以同来作为通用寄存器和计数器。
暂存器T
1.
2. 3. 4.
为乘法指令或乘/累加指令存放一个乘数；为带有移位操作的指令（如：ADD ，LD，SUB 等）存放一个动态的移位数；为BITT指令存放一个动态位地址；参与EXP指令和NORM指令的操作。
状态转移寄存器TRN
1. 2.
为计算新的测量值存放中间结果； CMPS（比较、选择、存储单元）指令在累加器高位和低位比较的基础上会修改TRN的内容

DSP系统配置和中断_图文(精)

第2章系统配置和中断介绍系统的配置寄存器和有关中断，并介绍用于增加中断请求容量的外设中断扩展（PIE寄存器。

2.1 系统配置概述系统配置和中断操作的内容包括:系统配置寄存器、中断优先级和中断向量表、外设中断扩展控制器(PIE、中断向量、中断响应的流程、中断响应的时间、CPU中断寄存器、外设中断寄存器、复位、无效地址检测、外部中断控制寄存器。

LF2407大部分的I/O口是多路复用的，复位时会被上拉为数字输入的模式。

2.2 系统配置寄存器对功能模块进行配置。

2.2.1 系统控制和状态寄存器（1）系统控制和状态寄存器－SCSR1,映射到数据存储器空间7018h 。

位15：保留位14：CLKSRC，CLKOUT引脚输出源选择0－CLKOUT引脚输出CPU时钟；1－CLKOUT引脚输出WDCLK时钟位13-12：LPM低功耗模式选择，指明在执行IDLE 指令后进入哪一种低功耗模式。

00－进入IDLE1（LPM0）模式；01－进入IDLE2（LPM1）模式；1x －进入HALT （LPM2）模式。

位11-9：PLL时钟预定标选择，对输入时钟选择倍频系数。

000－4；001－2；010－1.33；011－1；100－0.8；101－0.66；110－0.57；111－0.5位8：保留位7：ADC CLKEN,ADC模块时钟使能控制位位6：SCICLKEN, SCI模块时钟使能控制位位5：SPICLKEN, SPI模块时钟使能控制位位4：CANCLKEN, CAN模块时钟使能控制位位3：EVBCLKEN, EVB模块时钟使能控制位位2：EVACLKEN, EVA模块时钟使能控制位0：禁止模块时钟（节能）；1：使能模块时钟，且运行位1：保留位0：ILLADR, 无效地址检测位当检测到一个无效地址时，该位被置1，该位需软件清除，写0即可。

初始化时该位写0。

注意:任何无效的地址会导致NMI事件发生。

（2）系统控制和状态寄存器2－SCSR2映射到数据存储器空间7019h 。

DSP(数字信号处理)课件

第1章绪论章
DSP定义：利用数字计算机或专用数字硬件，对数字信号进行 DSP定义：利用数字计算机或专用数字硬件，定义的一切处理运算称为数字信号处理。的一切处理运算称为数字信号处理。 DSP芯片：解决实时处理要求，适合DSP运算需求的单片可编程 DSP芯片：解决实时处理要求，适合DSP运算需求的单片可编程芯片 DSP 微处理器芯片。微处理器芯片。
用于初始化
LD LD LD LD LD
# 80h, A ；80ｈＡ # 32767，B ；32767 Ｂ # 23，DP ；23 DP # 15，ASM ；15 ASM # 3，ARP ；3 ARP
OVLY=0，则片内RAM只映象到数据存储空间若OVLY=0，则片内RAM只映象到数据存储空间若OVLY=1，则片内，则片内RAM映象到程序和数据空间映象到程序和数据空间
DROM位位
当DROM=1，则部分片内，则部分片内ROM映象到数据空间映象到数据空间映象与MP/MC的有关当DROM=0，则片内，则片内ROM映象与映象与的有关
返回首页
2.5 TMS320C54x片内外设简介片内外设简介
1．通用引脚．通用I/O引脚 2．定时器． 3．时钟发生器． 4．主机接口（HPI） 4．主机接口（HPI） 5．串行口． 6．软件可编程等待状态发生器． 7．可编程分区转换逻辑．
返回首页
第3章 TMS320C54x的数据寻址方式章的数据寻址方式
除程序存储器空间和数据存储器空间外，除程序存储器空间和数据存储器空间外，C54x系系列器件还提供了I/O存储器空间利用I/O空间可存储器空间，列器件还提供了存储器空间，利用空间可以扩展外部存储器。以扩展外部存储器。 I/O存储器空间为存储器空间为64K字（0000h～FFFFh），有），有存储器空间为字～），两条指令PORTR和PORTW可以对存储器空可以对I/O存储器空两条指令和可以对间操作，间操作，读写时序与程序存储器空间和数据存储器空间有很大不同。器空间有很大不同。使用片内存储器没有等待状态，速度快；使用片内存储器没有等待状态，速度快；使用片外存储器可以对更大的存储空间寻址，使用片外存储器可以对更大的存储空间寻址，但是速度较慢。是速度较慢。

DSP技术及应用习题答案

《DSP技术及应用》习题答案第1章绪论1.1 DSP的概念是什么？本书说指的DSP是什么?答：DSP有两个概念。

一是数字信号处理（Digital Signal Processing），指以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理；二是数字信号处理器（Digital Signal Processor）,指是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。

本书中的DSP主要指后者,讲述数字信号处理器的应用。

1.2 什么是哈佛结构和冯•诺伊曼结构？它们有什么区别？答：(1）冯·诺伊曼（Von Neuman)结构该结构采用单存储空间,即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行.当进行高速运算时，不但不能同时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。

(2）哈佛(Harvard）结构该结构采用双存储空间，程序存储器和数据存储器分开,有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成,大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理.1.3 已知一个16进制数3000H,若该数分别用Q0、Q5、Q15表示，试计算该数的大小.答：3000H=12288。

若用Q0表示，则该数就是12288；若用Q5表示，则该数就是12288＊2—5=384；若用Q15表示，则该数就是12288＊2—15=0。

3751。

4 若某一个变量用Q10表示,试计算该变量所能表示的数值范围和精度。

答：Q10能表示的数值范围是－32～31.9990234,其精度为2-101.5 若x=0.4567，试分别用Q15、Q14、Q5将该数转换为定点数.答：Q15:x＊215=int(0。

DSP 28335 教程附录5 浮点运算单元

Insert NOPs or other non-conflicting instructions between operations
Floating-Point Unit Pipeline Delay Slots

Instructions requiring delay slots have a ‘p’ after their cycle count 2p stands for 2 pipelined cycles

Simplifications for the C28x floating-point unit

Negative zero is treated as positive zero

Denormalized values are treated as zero Not-a-number (NaN) is treated as infinity Round-to-Zero Mode Supported (truncate) Round-to-Nearest Mode Supported (even)
Math Conversion MPYF32, ADDF32, SUBF32, MACF32 I16TOF32, F32TOI16, F32TOI16R, etc… 2p cycles One delay slot 2p cycles One delay slot Single cycle No delay slot
ACC P XT XAR0 XAR1
Extended for FPU
FPU Registers
R0H
R1H R2H R3H R4H R5H R6H R7H DP SP ST0 ST1 IER IFR DBGIER STF RB

DSP原理及应用第2章ppt课件

精选课件ppt
4
3. 片内存储器
内部配置数量不同的RAM和ROM存储器，有的芯片还配有闪烁存储器Flash。
利用闪烁存储器存储程序，不仅能降低成本，减小体积，而且系统升级也比较方便。
精选课件ppt
5
4. 片内资源配置
DSP芯片资源配置比较灵活。目前该系列已有10多种不同配置的芯片。
精选课件ppt
累加器32位
输出移位器
16位到数据总线
精选课件ppt
26
移位方法：
左移，移位时高位丢失，低位补0
例：
3 C F 0 F A0 3
累加器： 0011 1100 1111 0000 1111 1010 0000 0101 左移6位：0011 1100 0011 1110 1000 0001 0100 0000
• 12路PWM
• 3路加/减计数器 • 多种比较单元等
• 扩展外设
• ADC/DAC
• 6 EXT-INTERRUPTs、28 GLOBAL I/Os
• 多种通信口
精选课件ppt
11
TMS320C2812:
1) 主频150MHz 核电压1.8V/1.9V Flash 编程电压3.3V 2) CPU ：32位支持c/c++、汇编语言，可寻址4M空间的程序和4M空间的数据
6
表1-1 TMS320C2000内部资源配置
TMS320C2000 指令周期（ns）
片内RAM （字）
C203
25/35/50 544
C204
25/35/50 544
C205
25/35/50 4.5K
F206
25/35/50 4.5K

数字信号处理DSP第二章5 序列的Fourier变换及其对称性质

j
X (e
j
) X (e
j
j
)
j
a rg [ X ( e
)] a rg [ X ( e
)]
2012-10-11
数字信号处理
X (e
j
j
) 也可分解成：
) X e (e
j
) X o (e
j
)
其中：
X e (e X o (e
j
) X e (e
* *
j
)
1 2
[ X (e 1 2
j
) X (e
* j *
j
)]
j
) X o (e
j
)
[ X (e
) X (e
j
X (e
)e
j ( n 1)
de

j
X (e
j
)e
j ( n 1)
je
j
d

2012-10-11
1 2

X (e
j
)e
j n
d
数字信号处理
序列的Fourier变换的对称性质
定义：共轭对称序列：
共轭反对称序列：
xe (n ) xe ( n )
*
xo (n ) xo ( n )
数字信号处理
实数序列的Fourier变换满足共轭对称性
X (e
j
) X e (e
j
) X (e
*
j
)
j
实部是ω的偶函数虚部是ω的奇函数幅度是ω的偶函数幅角是ω的奇函数
R e[ X (e Im [ X ( e

DSP教案5(开发工具)讲课用

i 1 i
y
x
5
STM STM STM LD MPY loop1 LD MPY MAX BANZ
#a,AR1 #x,AR2 #2,AR3 *AR1+,T *AR2+,A *AR1+,T *AR2+,B A loop1,*AR3-
6、数组初始化x[5]={0,0,0,0,0}
方法一： .bss STM LD RPT STL 方法二： x ,5 #x,AR1 #0,A #4 A,*AR1+ .bss STM RPTZ STL x ,5 #x,AR1 A, #4 A,*AR1+
AR1
num quot 9、编写0.4÷(-0.8)的程序 .bss .bss .bss .data table .word .word .text start: STM RPT MVPD num,1 den,1 quot,1 4*32768/10 -8*32768/10 #num,AR1 #1 table,*AR1+
3 、计算y =mx+b
LD MPY ADD STL @m,T @x,A @b,A A,@y
4 、计算y =x1*a1+x2*a2
LD LD MAC LD MAC STL STH #0,B @x1,T @a1,B @x2,T @a2,B B,@y B,@y+1
ai xi 最 5、在中找出大值，并存放在累加器A中
序块最后一条指令的下一
条指令地址-1； ② 重复次数为7次
③ RPTB指令可以响应中断。
11、编制计算
y
i 1
aixi 的程序
4
a1=0.3 a2=0.2 a3=-0.4 a4=0.1 x1=0.6 x2=0.5 x3=-0.1 x4=-0.2 .bss a,4 .bss x,4 .bss y,1 .data table: .word 3*32768/10 .word 2*32768/10 .word -4*32768/10 .word 1*32768/10 .word 6*32768/10 .word 5*32768/10 .word -1*32768/10 .word -2*32768/10

DSP课件 DSP Lecture2课件

Registers for EVA/EVB 58 configuration registers for using the EVA/EVB modules
Registers for ADC
25 configuration registers for using the ADC module
Registers for SPI Registers for SCI
将一个数从某个位数符号扩展到一个更大的位数很简单只需要将符号位复制到新格式新增的高端各位即可例如为了将一个8位的数符号扩展到16位只需将8位数的第7位复制到16位数的第815位即可
DSP Principles and Applications
Lecture 2: System configurations
initialization.
Configuration Registers
DSP Principles and Applications
ST0, ST1
Status and Control Registers
SCSR1, SCSR2, WSCR, Flash control,…
IFR, IMR, PIE, PIVR, PIRQ1, PIRQ2, PIACKR0, PIACKR1, XINT1CR, XINT2CR
Carry bit. C is set to 1 if the result of an addition generates a carry, or reset to 0 if the result of a subtraction generates a borrow. Otherwise, C is reset after an addition or set after a subtraction, except if the instruction is ADD or SUB with a 16-bit shift. In these cases, ADD can only set and SUB can only reset the carry bit, but cannot affect it otherwise. The singlebit shift and rotate instructions also affect C, as well as the SETC, CLRC, and LST #1 instructions. Branch instructions have been provided to branch on the status of C. C is set to 1 on a reset.

【2019年整理】DSP第6讲(第二章)

2.三种求法：
留数法、部分分式法、幂级数展开法
2
1.留数法（围线积分法）
复变函数理论，若函数X(z)在环状区域
Rx z Rx ,
（R x
0, Rx
）
内是解析的，则在此区域内X(z)可展开成罗朗级数，
即
X (z) Cn zn Rx z Rx
n
而
Cn
1
2
j
X (z)zn1dz
c
j Im[z]
i0
N
1 ai z i
i 1
X
(z)
M N
Bn zn
n0
N r
k1 1
Ak zk z1
r
k 1
(1
Ck zi z1)k
M≥N时，才存在Bn；Zk为X(z)的各单极点， Zi为X(z)的一个r阶极点。而系数Ak，Ck分别为：
Ak
Re s[ X (z) z
]zzk
P54表2-1
Ck
1 d rk
n
n1
n
lim [x(m 1) x(m)]zm
n m1
n
lim[(z 1) X (z)] lim [x(m 1) x(m)]1m
z1
n m1
lim{[x(0) 0] [x(1) x(0)] [x(2) x(1)] n
[x(n 1) x(n)]} lim[x(n 1)] lim x(n)
(4 z)(z 1/ 4)
F (z)在围线c内只有一阶极点z 1
x(n)
Re
s[
F
(
z)] z
1
4
4
(
z
1 4
)
(4
z n1 z)(z

DSP原理与实训指导第五章数字信号处理(DSP)基础知识

5.2
一、时钟电路
2
DSP电路的硬件结构
锁相环PLL
⑤ 倍频切换若要改变PLL的倍频，必须先将PLL的工作方式从倍频方式(PLL方式)切换到分频方式(DIV方式)，然后再切换到新的倍频方式。实现倍频切换的步骤： 1：复位PLLNDIV，选择DIV方式； 2：检测PLL的状态，读PLLSTATUS位； 3：根据所要切换的倍频，确定乘系数； 4：由所需要的牵引时间，设置PLLCOUNT的当前值； 5：设定CLKMD寄存器。注意：2分频与4分频之间也不能直接切换。
1
0
工作
1
1
工作
5.2
一、时钟电路
2
DSP电路的硬件结构
锁相环PLL
② 软件PLL的工作方式通过软件编程，可以使软件PLL实现两种工作方式： PLL方式，即倍频方式。芯片的工作频率等于输入时钟 CLKIN乘以PLL的乘系数，共有31个乘系数，取值范围为 0.25～15。 DIV方式，即分频方式。对输入时钟CLKIN进行2分频或4分频。
5.2
一、时钟电路
2
DSP电路的硬件结构
锁相环PLL
(2) 软件配置的PLL 软件配置的PLL具有高度的灵活性，它是利用编程对时钟方式寄存器CLKMD的设定，来定义PLL时钟模块中的时钟配置。软件PLL的时钟定时器提供各种时钟乘法器系数，并能直接接通和关断PLL。软件PLL的锁定定时器可以用于延迟转换 PLL的时钟方式，直到锁定为止。
PLL工作状态位
PLLSTA TUS
PLL PLLCO ON/ PLLDIV UNT OFF
PLLNDIV
5.2
一、时钟电路
2
DSP电路的硬件结构

DSP第二篇5

2）若该系统是因果稳定的，指出系统的收敛域；
3）求该因果稳定系统的单位抽样响应。
解： 1 ）对差分方程两边取 z 变换：
Y ( z ) 3 z 1 Y ( z ) 1 z 2 Y ( z ) X ( z ) 1 z 1 X ( z )
48
3
H 系 (z统 ) 函Y X 数 ((z： z))14 3 1 z1 3 1 z1 8 1z211 2z1 11 3z1 11 4z1
其中： xe(n)1 2[x(n)x*(n)] xo(n)1 2[x(n)x*(n)]
2）偶序列与奇序列
若x(n)为实数序列，则其共轭为其本身
xe(n)xe(n) 偶序列 xo(n)xo(n) 奇序列
3）FT的对称与反对称
同样，x(n)的Fourier变换X (e j ) 也可分解成：
其中： X ( e j ) X e ( e j ) X o ( e j ) X e ( e j ) X e * ( e j ) 1 2 [X ( e j ) X * ( e j ) ] X o ( e j ) X o * ( e j ) 1 2 [X ( e j ) X * ( e j ) ]
M
(ejcm)
H(ej)Kej(NM)m N 1
H(ej)ejarg[H(ej)]
(ejdk)
k1
令 c m e j c m m e j m
d k e j d k l k e j k
则频率响应的
M
m
幅度：
H (e j )
K
m 1 N
幅角：
lk
k 1
零矢量连乘积/ 极矢量连乘积
Ω =Ω0 平行直线
ω=Ω0T 辐射线

浙江大学微机原理(DSP)考试必背(知识点及基本程序部分)

第二章系统控制与中断+老师复习时专讲的中断内容1、【强记】void InitSysCtrl( )void InitSysCtrl(){ EALLOW;WDCR=0x0068; //屏蔽WatchDogPLLCR=0xA; //锁相环设为10/2=5倍频（使系统时钟30MHz*5=150MHz）//PLLCR可设0x0~0xA，其中0x0和0x1等效，均为1/2=0.5倍频for(i= 0; i< ( (131072/2)/12 ); i++) {;}HISPCP=1; // HISPCLK=SYSCLK/HISPCP*2，从而有75MHzLOSPCP=2; // LOSPCLK=SYSCLK/LOSPCP*2，从而有37.5MHzPCLKCR=0x0D0B; //写1开启部分外设，这里开启了SCIA/B，SPI，ADC，EV A/B//0000 1101 0000 1011EDIS;}2、解释WatchDog（看门狗）工作原理（记住位域名称与功能）片内振荡器时钟OSCCLK经过分频后进入8位看门狗计数器，当计数器上溢，则可输出中断或复位信号。

当看门狗使能，若系统正常运行，则需用户周期性地在看门狗计数器上溢前向复位寄存器WDKEY写入0x55+0xAA来清零计数器，若程序受干扰而跑飞，则看门狗的中断或复位信号可使系统恢复至正常状态，提高系统稳定性与可靠性。

补充——涉及寄存器：系统控制和状态寄存器SCSR：WDENINT指定看门狗输出复位信号还是中断信号；WDOVERRIDE指定是否允许用户修改控制寄存器WDCR的WDDIS位；计数寄存器WDCNTR：低8位连续加计数，可由复位寄存器WDKEY立即清零；复位寄存器WDKEY：连续写入0x55+0xAA可清零计数寄存器WDCNTR，写入其它序列则立即触发看门狗复位事件。

读该寄存器返回控制寄存器WDCR值；控制寄存器WDCR：WDFLAG为看门狗复位状态标志位，若复位事件由看门狗触发则置1，用户写1清零；WDDIS写1使能，写0屏蔽看门狗；WDCHK必须写101才能写WDCR 寄存器；WDPS为看门狗计数器时钟相对于OSCCLK/512的分频系数。