一种基于AMBA总线的+NAND+FLASH控制接口电路设计

JBI
共有 ’ !"!# 器件使用 $ % & 口来串行地存取数据， 根 $ % & 信号线用来传送控制、 地址和数据信息。读 和写操 作 采 用 ()* +,-. 的 块 操 作， 称之为整页操 作。在 !"!# 闪存中每个块的最大擦写次数是一 百万次， 寿命很长。同时在器件尺寸上 !"!# 尺寸 要比 !&/ 器件小 ’ 倍， 非常适合嵌入式系统的小 型化。为了解决 !"!# 01"23 操作的位反转问题， 通常在使用 !"!# 闪存的时候， 同时使用 4#5 % 455 算法对反转位鉴别。在 !"!# 01"23 的代码执行 操作上， 必须有内存软件支持， 即所谓的 67# 技 术。 下面 我 们 用 289:;<= 2#7!0>*(? 为 例 子， 对该 以及部分操 *(? 6@ 的 !"!# 01"23 的读写波形， 作命令加以介绍。在该芯片每次操作前， 必须首先 发出命令字， !"!# 01"23 的命令字寄存器接收到 命令后， 控制逻辑做出相应的操作。最常见的三种 命令字： ABB3 读命令字， A’B3 写命令字， A)B3 编程 命令字。在 !"!# 01"23 中除了命令字寄存器， 在 地址寄存 !"!# 01"23 中还包括两个主要寄存器， 器和配置寄存器。分别用来保存操作地址和配置 读写时序。 图 ) 是 !"!# 01"23 的标准读时序。从图中 可以看到七根信号线， 还有一根 C/$74 D/&7457 信号线， 作为写保护信号线， 这就是 !"!# 01"23 的全部信号线。具体的读操作如下： 发命令阶段， 首先命令允许信号 在片选信号 54 有效的情况下， 此时写入信号 C4有效， 芯片准备好信号 514 有效， 表示准备好。同时向 $ % & 口发送 ABB3 / % @ 置高， 命令， 表示是读操作。发地址阶段， 此时片选有效， 地址允许信号线有效， 写入信号 C4保持有效， 连续 发送三个地址， 地址 ! 选中存储区中的 E8F. 页，地 址 6 再从这个 E8F. 页中选中起始地址。三个地址 全部输入 !"!# 01"23 后， 此时 / % @ 信号将维持 此后 /H@ 变为准备好状态。最 +G<, 状态一段时间，
#
’(’) *+(,- 操作详细介绍
当前的 *98/C 主要有三种， 包括 ’4F *+(,-， ’(’) *+(,-， (’) *+(,-。其中 ’(’) *+(,- 性 能较之 ’4F *+(,-， (’) *+(,- 优越。’(’) 的写 入速度更快， 擦除速度只有 R =/， 读出速度稍慢。
序列， 该操作命令称为连续数据写入。因为波形图 和读操作的波形图相似， 只给出了写操作流程图。 注意到操作的最后阶段， AIB3 命令是指状态读操 作。每次完成写入操作后， 都要进行一次状态读操 作， 以监测 !"!# 01"23 内部状态。至于写入操作 的时序除了 C4在数据输入阶段低有效， /4此时为 高， 其他控制信号线与读操作时的控制信号线状态 相同。
具有存储密度 ’(’) *+(,- 作 为 主 流 内 存， 高， 擦除和读出数据快的特点， 每单位存储价格低， 在嵌入式系统中适合大容量数据存储。但是应用 因此 ’(’) *+(,- 必须提供专用的接口控制时序， 目前设 计 主 流 的 嵌 入 式 ,4K 芯 片 如 果 要 提 供 对 就 需 要 设 计 一 个 ’(’) ’(’) *+(,- 的 支 持， *+(,- 控制模块电路。 我们 设 计 的 O" E5: 嵌 入 式 ,4K 芯 片， 支持 F4G，,F(G， ,)F(G， ’4F *+(,-， ’(’) *+(,的读写。其中对 ’(’) *+(,- 提 供 了 一 个 片 选。 本文中将首先介绍 ’(’) *+(,- 的操作方法， 基于
一种基于 (GI( 总线的 ’(’) *+(,- 控制接口电路设计
唐宇光，王 镇，凌 明
（东南大学国家专用集成电路系统工程技术研究中心，南京 "#$$%&）
摘要： 地址和数据信息， 其控制逻辑需要专门设计。该接口设 ’(’) *+(,- 采用 1 根 2 3 4 信号线复杂的传送控制、
计基于 (FG HD)G2 核， 支持 # E5: JKK 校验和位宽转换。接口设计中的状态机由命令字发送 (GI( (-I 总线结构， 状态组完成对 ’(’) *+(,- 命令字发送， 地址发送状态组完成写地址发送， 读状态组完成读操作， 写状态组完成写 操作。该设计已通过仿真和芯片验证测试， 功能符合 ’(’) *+(,- 操作规范。
!"#$ %&! $&’() ，*"#$ +,-( ，./#$ 01()
（ #’213(’4 5()1(--61() 7-8-’69, :-(2-6 ;36 "</: <=82->，#’(?1() "#$$%&，:,1(’）
*;#01450： ’(’) *+(,- ./0/ 1 2 3 4 /567899570/ :; <;=>95<8:0? :@87/=5: <;7:@;9，8??@0// 87? ?8:8 57A;@=8:5;7 B /; :C0 57:0@A8<0 5/ />0<589 B DC5/ ?0/567 E8/0? ;7 :C0 (FG HD)G2 <;@0，(GI( (-I 6070@89 E./，/.>>;@:/ # E5: JKK L0@5A5<8:5;7 87? #E5: M5?:C <;7L0@/5;7 B DC0 /:8:0 =8<C570 <;7/5/:/ ;A A;.@ /:8:0 6@;.>/ B K;==87? /:8:0 6@;.> A.9A599/ :C0 A.7<:5;7 ;A /07?576 <;==87? :; ’(’) *+(,-B (??@0// /:8:0 6@;.> A.9A599/ :C0 A.7<:5;7 ;A /07?576 8??@0// :; ’(’) *+(,-B F08? /:8:0 6@;.> A.9A599/ @08?576 A.7<:5;7 B N@5:0 /:8:0 6@;.> A.9A599/ M@5:576 A.7<:5;7 B (A:0@ /5=.98:5;7 87? @089 <C5> A.7<:5;7 :0/:，899 A.7<:5;7/ 8<<;@? M5:C :C0 ’(’) *+(,- />0<5A5<8:5;7 B <"= >’17#： ’(’) *+(,-；(-I；57:0@A8<0 =;?.90；JKK ??*//： ##O$I；#"&PI
图)
!"!# 01"23 读操作
后是数据输出阶段， 读有效信号置低有效， 每次低 有效时， 将会输出一组数据。如此往复直到所有的 数据输出完毕。 图 * 是向 !"!# 01"23 进行的标准写入操作
!,@Leabharlann 电 子 器 件第 *A 卷
图!
外部存储器控制接口框架图
!
对 "#$" "%$ 总线的支持
送给 后 面 的 实 际 控 制 逻 辑。 当 实 际 的 /"/0 将发出 1’"&% 控制逻辑完成一次控制信号传输后， 请求将该模块中的 "1-19 出栈一次， 以删除刚刚 使用过的总线地址和控制信号， 这样就完成了一次 总线控制， 地址信号传输的全过程。 在作写 操 作 时， 总 线 接 口 模 块 将 通 过 01-19 （数据 1-19） 来缓存数据， 用以提高总线使用效率。 读操作时， 读出数据通过该模块的组合逻辑直接送 到总线， 这样读出速度更快。
第 "H 卷第 " 期 "$$R 年 & 月
电 子 器 件 KC570/0 T;.@789 ;A J90<:@;7 )0L5<0/
U;9 B "H， ’; B " T.70 B "$$R
!"#$%& ’( )*)! +,*-. /’&01’2 3&0"1(45" 64#"7 ’& *86* 9"&"142 6:#
该设计是基于 "#$" "%$ 总线的 &’"() 模 块。"#$"*+, 总线为嵌入式微控制器定义了一套 片上总线标准， 设计用户可独立设计基于该规范的 外围 -.。 /"/0 1’"&% 控制模块通过 "%$ 总线接口模 块和 "%$ 总线接口通讯。总线输入信号包括时钟 信号 %2’3， 片选信号 &)’，复位信号 %4)&)5，地 址信号 %"004 ［!6： ， 数据信号 %70"5" ［!6： 。 ,］ ,］ 还包 括 控 制 信 号 组： %74-5) 为 读 写 控 制 信 号， ［6： 表示当前的传输类型， ［*： 表 %54"/& ,］ %&-8) ,］ 示当前的总线传输位宽。%.495 ［!： 表示是指令 ,］ 预取还是数据访问。 "%$ 总线接口模块返回给总 线的信号有： 读数据信号 %40"5" ［!6： ， ,］ %4)"0: 表示一次传输完成与否， ［6： 信号表示一 %4)&. ,］ 次传输的状态。 "%$ 总 线 接 口 模 块 负 责 在 实 际 的 /"/0 地址信 1’"&% 控制逻辑和 "%$ 总线间传输控制， 号。工作时， 先对地址进行译码， 判断是对寄存器 的访 问 还 是 对 外 部 存 储 器 的 访 问。 注 意 到 对 /"/0 1’"&% 的访问是通过寄存器访问的方式进 行的。因为 &4"# 和 &04"# 存储器在总线上都是 有统一的地址的， 而 /"/0 1’"&% 在总线上没有统 一的编址， 只有 /"/0 1’"&% 控制模块中的寄存器 有统一的编址。在接口模块中有一个 "1-19 （地址 ， 负责缓存来自总线的控制， 地址信号， 并发 1-19）