红色飓风三代altera版软嵌入式实验
Altera Stratix V FPGA提供RLDRAM 3存储器支持
ＲＬ ＡＭ ＤＲ ３存 储 器 支 持
Ａ ｔｒ 公 司 发 布 了 Ｓ ｒｔ 系 列 Ｆ ＧＡ， 用 于 支 持 ｌ ａ ｅ ｔ ｉＶ ａｘ Ｐ 适
Ｍｉ ｏ ｃ ｎ技术 公 司 的下 一 代 低 延 时 ＤＲＡＭ （ ＤＲＡＭ ｒ ＲＬ ３存
２ ｍ ｔａ ｉ Ｆ ＧＡ 系 列 并 拥 有 许 多 新 的 生 产 效 率 特 ８ ｎ Ｓ ｒｔ Ｖ Ｐ ｘ 性， 这些 特 性 使 广 大 设 计 团 队 能 够 获 得 更 快 速 的 时 序 逼
近 ， 而缩 短产 品 推 出市 场 的 时 间 。 从
风 河 与 Ｌ Ｉ 合 推 出 Ｓ联 网络 通 信 多核 解 决 方 案
采 用 外 部 存 储 器 时 ， 自动 缩 短 设 计 时 间便 易 用 、 观 的 部 分 可 重 配 置 设 计 利 直 流 程 ， 一 步 降 低 功 耗 和 整 体 系 统 成 本 。 同 时 ， 新 推 进 最 出 的 ＩＥ 版 本 还 可 提 供 一 项 低 成 本 仿 真 方 案 ， 持 嵌 Ｓ 支 入式 设计 流程 。 部 分 可 重 配 置 技 术 具 备 可 即 时 调 整 的 高度 灵 活 性 ， 可 以大 幅 扩 充 单 一 Ｆ ＧＡ 的容 量 。在 器 件 运 行 中 ， 计 人 Ｐ 设 员 可 对 Ｆ ＧＡ 某 些 区 域 进 行 重 新 编 程 ， 此 加 入 新 的 功 Ｐ 藉 能 ， 器 件 其余 部 分 正 在 运行 的应 用 则 完 全不 会 受 到 任 何 而 影 响 。部分 可 重 配 置 技 术 还 可 以帮 助 设 计 人 员 有 效 地 管
Ｓ ｒ ｔｘ Ｖ ｔａ ｉ ＧＸ 和 Ｓ ｒ ｔｘ Ｖ ＧＡ。 Ｓ ｒ ｔ ＧＸ ｔａ ｉ ＧＳ ＦＰ ｔａｉ Ｖ ｘ ＦＰＧＡ
红色飓风三代altera版用户手册
Red Cyclone开发板RCIII-CY2C20/35 用户手册修订记录版本 修订人 修订日期 修订内容 2．2 Redlogic 2009年3月初始版本前言本手册适用于使用Red Cyclone系列开发板红色飓风三代altera版本的用户。
开发板由三部分组成：核心板（包括FPGA等构成nios最小系统），底板（基础功能扩展板）。
核心板与底板可以配合使用也可以单独使用核心板，都是将电源插在主板的电源接口上，底板上不要外接电源模块。
配合底板这套开发板面向FPGA的所有用户，既可以用它来学习FPGA基础的设计知识，也可以只用核心模块配合用户自定义底板实现工程应用。
所以，设计本着简单实用，扩展性好的原则。
本开发套件配合较高容量FPGA（比如EP2C35）还可以作为产品开发的原型验证板或者IC前端设计验证板。
我们也希望大家在这套板上开发出有创意的产品。
同时，这套开发板也提供了一个SOPC（System On Programming Chip）平台，可以实现嵌入式的软CPU，如NIOSII ，Open RISC等，为嵌入式电子产品设计提供了又一种选择。
如何使用本用户手册：用户手册主要是使用户了解开发板上各部分功能模块，硬件连接到FPGA上的对应的管脚映射，介绍用到的芯片操作的基本原理，当然在这里只是一个简单的介绍，具体如何使用芯片请用户参照芯片手册。
由于本人水平有限，手册有错漏和不严谨之处在所难免，如果发现错误恳请发送邮件到altera◎，欢迎大家批评指正目录V3-RC3-2C20/35用户手册 (1)修订记录 (2)前言 (3)目录 (4)开发板用户手册内容介绍 (6)CHAPTER 1主要器件及特性 (7)主要元器件介绍 (7)CHAPTER 2 核心板与底板接口 (9)核心板用户IO连接器 (9)底板用户IO (11)CHAPTER 3 高速同步SDRAM (13)CHAPTER 4大容量，快速FLASH (15)CHAPTER 5高速异步SRAM (15)CHAPTER 6 FPGA配置方案 (19)JTAG接口 (19)AS接口 (19)CHAPTER 7 时钟分配 (20)CHAPTER 8 复位电路 (21)CHAPTER 9 LED数码管 (22)CHAPTER 10 系统电源接口 (23)CHAPTER 11USB 2.0接口 (24)CHAPTER 12 320AIC23音频编码芯片 (29)FPGA管脚映射 (29)该芯片主要有如下特性: (29)TLV320AIC23的使用 (30)1控制接口 (30)2控制寄存器的使用 (30)CHAPTER 13拨码开关按键开关 (32)拨码开关 (32)按键开关 (33)CHAPTER 14 七段数码管 (34)CHAPTER 15 PS/2 鼠标（键盘）接口 (37)键盘 (38)鼠标 (40)CHAPTER 16 RS-232 串口 (42)串行通信标准 (43)接收机设计 (45)发送机设计 (45)CHAPTER17 字符型液晶显示器 (46)介绍 (46)FPGA控制原理 (48)CHAPTER 18 蜂鸣器与红外线接口 (50)CHAPTER 19 SD卡接口 (51)附录A：原理图 (52)附录 B, 主要元件的相关材料 (52)开发板用户手册内容介绍Chapter 1, “主要器件及特性”Chapter 2， “核心板与底板接口”核心板部分…………………………………………注1 Chapter 3， “高速同步SDRAM”Chapter 4， “大容量快速FLASH”Chapter 5， “高速异步SRAM”Chapter 6， “FPGA配置方案”Chapter 7， “时钟分配”Chapter 8， “复位电路”Chapter 9， “LED数码管”Chapter 10， “系统电源接口”基础底板部分Chapter 11, “USB 2.0接口”Chapter 12, “SAA7113H视频解码芯片”Chapter 13, “拨码开关按键开关”Chapter 14, “七段数码管”Chapter 15， “PS/2鼠标（键盘）接口”Chapter 16， “RS－232串口”Chapter 17， “字符型液晶显示器”Chapter 18, “蜂鸣器与红外线接口”Chapter 19， “SD卡接口”附录 A,“电路板原理图”附录 B,“主要元件的相关材料”注1 核心板分为两种版本：低配板：EP2C20＋MT48LC4M16×2＋E28F640J3A高配板：EP2C35+MT48LC16M16×2+E28F128J3AChapter 1主要器件及特性本部分中描述了Red CycloneIII代altera开发板的设计原理和使用方法，作为开发板的配套材料。
威视锐 红色飓风四代-DeepRed 硬件说明书 Rev. 1.1
红色飓风四代-DeepRed硬件用户手册Rev. 1.1修订记录版本 修订日期 修订内容1.0 2010年4月25日用户手册初始版本1.1 2010年8月25日增加外形尺寸描述目录修订记录 (2)目录 (3)飓风系列开发平台 (4)1 产品概述 (7)核心模块 (7)相关配件 (8)应用领域 (8)典型客户 (8)相关文档 (8)2 系统框图 (9)3 选购信息 (10)4 结构尺寸 (11)5 硬件资源 (13)5.1高速DDR2SDRAM (13)5.2FPGA配置方案 (16)5.3时钟分配方案 (18)5.4系统复位 (19)5.5USB2.0接口 (20)5.6用户输入输出设备 (21)5.7高速连接器 (22)5.8通用扩展连接器 (27)6 保修条款 (30)7 威视锐专业定制服务 (31)飓风系列开发平台初学者入门-飓风2代国内多家培训机构指定实验平台,全国高校本科生、研究生电子设计竞赛的理想创新平台;国内销量第一的SoPC 和FPGA 入门开发板.适用但不限于以下专业:计算机、微电子、通信、测控技术与仪器设计、电子工程、机电一体化、自动化和IC 设计等. 同时提供ALTERA 和 XILINX 两个版本配套教程：开发者提高-飓风3代独立完整的高性能百万门级SoPC 模块,结构紧凑.支持嵌入式软核处理器,uCLinux 操作系统及大容量SD 卡.提供120个独立IO 和6路时钟及SMA 接口. 同时提供ALTERA 和 XILINX 两个版本工程师创新-飓风4代名片大小120万门FPGA 最小系统，2Gb DDR2，最高12Gbps 吞吐率。
USB2.0接口，支持NIOSII 和uCLinux 操作系统。
提供120个独立高速IO 和6路时钟.支持模块叠加，是算法验证，数据采集和OEM 的理想选择配合红色飓风丰富的功能选件，可实现不同领域的创新设计 ！红色系列开发平台SoPC和数字多媒体开发平台- RED2最高200万门FPGA配置，丰富的外设接口，全面支持NIOSII和uCLinux操作系统。
Altera高端StratixⅢ系列问世
４ ） 关闭通信端口， 释放系统资源。
通信 端 口的 资源 归 还给 操 作 系 统 ；
结束语
串 口通 讯 方 式 在 计 算 机 控 制 系
据 位 长 度 、校 验 方 式 、停 止 位 个 数 在完 成 串行通信 操 作后 ， 应该 将 串行 ｍ ｏｔ ｌ ｅ ｏ （ ／ 闭 串 口 ｒＣｏ Ｐ ｒ） 关 ． ｓ ｔ； ／
一
流 Ｅ Ａ供 应 商 Ａｄ ｃ Ｍａ — Ｄ ｌｅ 、 ｇ
器 件 的性 能 同样 重 要 。 ｔｒ 于 关 键 通 路 上 ，需要 最 好 的 ｍｏ Ｍｅ ｔｒ ａ ｈｃ Ａｌ ａ ｅ 、 ｎｏ ｐ ｉ Ｇｒ ｓ和 Ｓ ｎ ｙ 最 近 发 布 的 高 端 Ｓｒｔ Ｉ 性 能 ， 把 这 些 模 块 设置 为 ｐｉｔ 以 及 Ｓ ｎ ｌ 都 支 持 ｔ ｉＩ ａｘ Ｉ ｌｉ ｃｙ ｙ ｐｉ ｆ ｙ 并
结构 提 升 和 Ｑ ｏｔ 软 件 １Ｖ设计 ， 或 者 根 据 低 功 耗 ｕｒ ｓｌ ｕ Ｉ ＿ １
改进 ， Ｓ ｒｔ 器 件 相 比 ， 要 求 选 择 Ｏ Ｖ设 计 。Ｓｒ ｉ 与 ｔ ｉｌ ａｘＩ ． ９ ｔ ｔ ａｘ
功耗 降低 了 ５ ％ ， 能 提 高 …器 件 具 有 更 大 的存 储 器 逻 ０ 性
维普资讯
Ｗｉ ｏ ９ ／Ｏ ０Ｘ ｎ ｗｓ ８２ ０ ／Ｐ下 可 以很好 的运 ｄ 的工 作 过 程 及 在本 系 统 的应 用 如 下
ｍ Ｐ ｒ Ｓａｔ ｏ ｉｒ ｇ０／ —ｏｔ ｔｒ ｎｏｉ ；开启 式通 知 主 程 序 ， 发 消 息 处 理 函数 ． Ｍ ｔ ｎ ／ 激
及配置通信 格式（ 如起始位个数、 数
等） 其 他 相 关 属 性 ； 和
ｍ— ｏｔｎｔｏｔｔｉ ｍ— Ｃ ｍ。 — — ｒ Ｉｉ ｒ ｈｓ — ｏ ｍ— Ｐ ． Ｐ （ 。 ｎ
Altera Cyclone III系列FPGA开发板简介
ETL-002 Altera Cyclone III系列FPGA开发板简介概述ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。
除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
单板描述主芯片EP3C10提供了10320个逻辑单元（LE），46块SRAM（每块9K bits）, 23个18*18的乘法器。
开发板自带USB供电电路：您只需将USB线插上您的USB端口，无需外接＋5V直流电源，开发板即可工作。
开发板同时支持AS模式下载和JTAG模式下载。
程序固化既可通过JTAG口也可直接对板上的FLASH进行编程。
丰富的外围接口可满足常用的外设的人机交互，我们还将剩下未用的40个用户I/O引脚全部引出，使得您可以通过这些信号对本开发板进行电路扩展。
这些接口主要包括：PS2鼠标接口：可以将PS2鼠标的任何移动的信息反应在数码管上PS2键盘接口：可以将PS2键盘上的任意按键以16进制的信息反应在数码管上VGA显示器接口：可以将FPGA产生的信息反映在VGA显示器上。
开发板自带了动态彩条显示的功能双串口接口：可以与任何的串口设备相接。
开发板自带的演示程序是将PC上的超级终端中输入的任何信息返回PC 4位数码管：可以实时显示任何的数字信息。
开发板自带的演示程序实时地显示分钟和秒钟的信息。
4位LED灯：用于指示状态。
开发板自带了跑马灯实验。
4位按键开关：可用于复位等作用。
4位拨码开关：可用于电路的选择作用教学实验除了开发板的丰富的硬件资源外，我们还提供了数十个学习实验。
通过这些实验，您可以学习FPGA芯片，Quartus II软件和设计仿真和下载等FPGA的设计流程，然后将试验中程序执行的信息通过数码管，LED 灯，串口等板上的硬件直观的显示出来。
Altera针对嵌入式系统配置功能启动嵌入式计划
５ 实 际 测 试 结 果
本 系 统 首先 在发 动 机 上 完 成 验 证 试 验 ， 后 利 用 节 能 然 车 来 做 路 跑试 验 。结 果 表 明该 系统 可 稳 定 工 作 ， 油 效 果 节 明显 。进 一步 采 用 化 油 器 、 售 电喷 系 统 和 自研 电 喷 系 统 市
林 学 东 ， ． 京 ： 京 理 工大 学 出版 社 ， ９ ８： ５—１ ８ 译 北 北 １９ ３ ３．
油量 进 行 修 正 。
喷 射 持 续 时 间 的 计算 方 法 ：
［］翟 立谦 ．电 控 摩 托 车发 动 机 喷 油 及 点 火控 制 ＭＡ ２ Ｐ建 模仿 真 与 实 验研 究 ［ ］ 长 沙 ： 南 大 学 ，０ ６ Ｄ． 湖 ２０． ［］ 田建 勇 ． 托 车 电 喷 系 统 电 控 单 元 （ Ｃ 的 开 发 研 究 Ｅ ］ ３ 摩 Ｅ Ｕ） Ｄ．
如 图 ８所 成 工具 利 用 了业 界 首 创 的 Ｆ Ｇ 优 化 Ｐ Ａ
芯 片 网 络技 术 来 支 持 多 种 业 界 标 准 Ｉ 协 议 ， 高 了 结 果 质 Ｐ 提 量 ， 有 很 高的 效 能 。 具
…
。 ，
偷 …
ｎ。 一 十
ｎｒ 擅 告 田 、 拇
基本 喷油 量 ， 根 据 节 气 门 再 开度 、 温 、 气 温 度 对 喷 缸 空
图 ７ 控 制程 序 流 程
’
结 语
本 文 完 成 了传 感 器 和 执 行 器 的 选 型 ， 以及 发 动 机 电喷
控 制 系 统 的软 硬 件 设 计 ， 进 行 了 装 机 和 装 车 道 路 试 验 。 并
Altera、MIPS和SLS联合推出MP32内核业界首款为FPGA优化的MIPS软核处理器
奥地 利微 电子面 向锂离 子 电池供
适 启 动 顺 序 是 固定 的 ， 因 此 必 须选 用 外 部 在 更 大 屏 幕上 的手 写识 别 ， 用于 移 动 互
电阻器 。
电的移 动应用 推 出新型微 电源管
理 集成 电路
联 网设 备 及上 网本 和 笔记 本 电脑 。
Ａ ３０ Ｓ ６ ５的 输 出 电 压 和 启 动 顺 序 都 ｍａ Ｔ ｕ ｈ解决方案基于爱 特梅 尔 的专 Ｘｏｃ 可 通 过 软 件 编 程 。 通 过 软 件 和 演 示 板 ， 有微控制器技术 ， 并结合软 件算法 实现
商爱特梅尔公司近 日宣布 ｍａ Ｔ ｕ ｈ解 工具包的支持。结合 了Ａｌ ｒ × ０ｃ ｔ ａ广泛 的嵌 ｅ
决 方案 获 宏 基 （ｃ ｒ 用 ， 力 其 最 近 发 入 式知 识 产权 （ 内核 、 新 的 Ｆ Ｇ Ａ ｅ） 选 助 Ｉ Ｐ） 创 Ｐ Ａ设
布 的 １ ． 英 寸 Ａ ｄｏｄ平 板 实 现 触 摸 屏 计 工具 、 ０１ ｎ ｒｉ 以及 业 界领 先的 可编 程 逻辑 器 件 创 新 功 能。 组合 ， ３ ＭＰ ２处 理 器 是 用 于 开 发 网 络 、 视
集成 的 电源 管理 集成 电路 Ａ ３ ０ 。该产 步 长 对 启 动 顺 序 进 行 编 程 。 为 了控 制 系 Ｓ６５
Ａｔｒ、 Ｐ ｌ ａ ＭＩＳ和 Ｓ Ｓ联合推 出 ｅ Ｌ
品专为单节锂离子电池供电的便携式设 统 的 其他 部 分 ， 用 ｉ 引脚 可 以设 定 为 通 ／ ０
备所设计 ，片上集成 了 ７个低压 差稳压
Ａ ３０ Ｓ ６ ５的 一 次 性 可 编 程 存 储 器 可 以 轻
了更稳 健 的 触摸 解决 方案 。
红色飓风四代altera用户手册
本手册适用于使用RC4-altera系列开发板的用户。
这套开发板面向 FPGA的专业用户，适用于高速数字信号处理等领域。本套开发板
为 FPGA+ddr2存储器+usb2.0接口的核心模块（集成电源），同时提供 ddr2控制器和
usb2.0控制器 ip，核心板对外提供大量可配置电平和工作模式的 IO，方便用户可在此
LEs 15408 39600
M9K RAM BLOCK 56 126
TOTAL RAM BITs 516096 1161216
PLLs 4 4
18X18 multipliers 56 126
Maximum User I/Os pins 331 331
Maximum I/Os on RC4 core 140 140
目录................................................................................................................................................................ 3
Altera系列配置器件 EPCS16
.提供USB Blaster下载电缆
.
JTAG模式和AS模式都支持
.最大可以兼容 EPCS128芯片
64Mx32bit DDR2SDRAM
.采用两片并联的美光公司高质量 MT47H64M16芯片，组成32bit位宽
.单片容量8M×16×8BANK
CHAPTER 7 用户输入输出设备 ..................................................................................................................15
第三种嵌入式软核处理器帮助Altera SORC Builder工具扩展系统级设计优势
Ａ Ｔｍ ｅ ａ ２ ｇ ｌ８ Ｐ ＥＮ Ｔｘ＋ １ ０ Ｏ ｌ
ＡＤＣＳＲＡ 一 ０ ｘＡ ３；
ＡＤ Ｍ Ｕ Ｘ一 ０ ０； ｘ４
１ ０ Ｏ ｌ
１
ｌ
ＡＤＣＳ ＲＡ ｌ ０ ４ ； 一 ｘ ０
ｌ Ｉ ｌ Ｉ
１
ＤＣ５ Ｖ
Ｍｃｃｔ１ ｓ ｍｅ ｅＳ ｔ ｓ ６ ｉ０ｎ０ ｒ＆Ｅ ｂ ｄ ｓｍ ｒ０ｒ１ ｅ ｄ ｄ ｙｅ １
Ｘ １ Ｙ １ 、 、 Ｘ２、 Ｙ２
ＴＸ１ ０ ） （
—
ＴＸ０ ０ ） （
—
ｘ ６ 触摸 屏控 制器 Ｐ１１
ＴＹ １ １ ） （
—
ＴＹ０ ０ ） （
—
ＴＩ Ｔ Ｉ ） Ｎ Ｎ（
—
ＴＡＤＸ Ｉ ） — Ｎ（
ＤＣ５ Ｖ
ＥＤＣ ５ Ｖ
Ｔ Ａ ＤＹ Ｉ ） Ｎ（
—
三 ］
阻序
Ｄ Ｃ５ Ｖ
￡
Ｔ Ｄ ｌ ： Ｘ
５ ｌ ＥＧＮ Ｄ
Ｒ ４ ５ 口 Ｓ ８接
图 ４ 触 模 屏 控 制 模 块 电路
ＴＹ １ １ ） （
—
ｄｅａ ｕ （ ０ ） ｌ ｙ ｓ４ ０ ；
＿
ｆｒ ｉ ０； １ ；＋ ＋ ） ｏ （一 ｉ ５ ｉ ＜ ｛
ＡＤＣＳＲ Ａ 一 ０Ｘ ３； Ａ ＡＤ Ｍ Ｕ Ｘ 一 ０ｘ４１；
．
ＲＯ ＶＣＣ Ｒ Ｅ Ｂ ＤＥ Ａ ＤＩ Ｇ ＮＤ
Ｅ ＮＤ Ｇ
６ 通 信 接 口
控 制 器 通 信 接 口是 具 有 抗 噪 声 干扰 性 、 距 离 传 输 和 多 站 连 接 能 长 力 的 Ｒ ４ ５接 口。 它 是 采 用 单 片 机 Ｓ８
Nios II嵌入式软处理器提升系统性能方式详解
Nios II嵌入式软处理器提升系统性能方式详解Altera的嵌入式软处理器系列使您能够充分利用FPGA内在的并行优势，实现高级系统性能。
多个处理器可以同时执行代码，而硬件加速器也能够同时卸载大计算量算法。
不需要重新设计电路板或者手动优化汇编程序，便能够在产品生命周期的任何阶段更新嵌入式系统的性能。
以下介绍更新系统性能的几种方式：软核处理器；定制指令；硬件加速器；可配置高速缓冲和紧耦合存储器；多处理器系统；宽带系统互联。
方式1：软核处理器如果您使用Altera的Nios® II 处理器，可以从三种代码兼容的软核处理器中进行选择（参见图1）：一种针对最佳系统性能进行了优化；一种针对最少逻辑占用进行了优化；还有一种是二者之间达到平衡。
采用乘法器、用户设定的高速缓存、定制指令、硬件调试逻辑等特性来配置这些内核，能满足用户的特殊性能需求。
Nios II 处理器内核性能Altera嵌入式系列产品的其他软核处理器包括：MP32处理器：业界第一款100%兼容MIPS®的软核处理器。
ARM® Cortex-M1处理器：三级32位ARM Cortex处理器。
Freescale V1 ColdFire处理器：具有全综合内核以及长度可调RISC 16位、32位和48位指令。
Intel® Atom® E6x5C处理器：在多芯片封装中组合了Intel Atom处理器E6xx系列以及Altera® FPGA。
方式2：定制指令在Nios II 处理器指令集中加入定制指令来加速对时间要求较高的软件算法。
您可以在每一处理器内核中加入256条定制指令，从而减少了数值计算、位操作以及其他复杂处理算法所需的时钟周期数（如下图所示）。
定制指令支持Nios II设计人员将部分软件代码在硬件功能中实现，从而提升了系统性能。
但是，定制指令是在处理器边界内实现的，扩展了CPU指令集以加速对时间要求较高的软件。
龙芯 2 号和 3 号处理器嵌入式开发指南说明书
我们希望通过本手册，能够为龙芯用户建立起一个调试开发基本的概念。能够让用户快 速上手使用龙芯处理器的相关产品。
龙芯中................................................................................................................................................. 1 第一章资源获取............................................................................................................................... 2 第二章 Pmon ...................................................................................................................................4
2.2.1 安装 makedepand......................................
红色飓风NANO-LOGIC用户手册
Red CycloneNANO-LOGIC CPLD开发套件用户手册修订记录错误！未找到引用源。
版本 修订人 修订日期 修订内容1.0 Redlogic 2010年3月初始版本前言本手册适用于使用NANO-LOGIC CPLD系列开发板的用户。
一款较高端FPGA开发板既可以做项目开发也可以配上一个“通用的基础设备接口板”作为新人培训入门使用本产品的推出旨在于方便用户扩展基础设备和初学者学习使用。
在FPGA产品的设计中，在初期调试时为了方便调试和显示程序工作状态，经常会用到大量的调试接口，比如灯、按键、液晶显示等设备；这些设备既浪费有限的FPGA资源又浪费宝贵的板卡体积。
本开发板提供了通常用户调试程序所需要的基础输入输出和上位机通讯接口，仅用了6个用户IO，扩展了相当于40多个IO的用户基础设备。
这些用户基础设备可以并行使用互不干扰。
此开发板可以和本公司所用FPGA产品配合使用，同时本开发板采用了通用的2.54mm连接器方便了用户与自己的FPGA产品进行连接。
这款开发板主要面向于FPGA/CPLD的初学者使用，主芯片采用altera公司的MAXII 系列CPLD，可以完成学习verilog/VHDL硬件描述语言的学习与实践。
开发板包括初学者使用的基础用户输入输出设备，可以实现乒乓球游戏机、抢答器、电梯控制器的等逻辑教学实验。
同时提供一个USB转串口功能，可以和上位机PC进行串口通讯。
目录RED CYCLONE NANO-LOGIC CPLD开发套件用户手册 (1)修订记录 (1)前言 (1)主要元器件介绍 (2)A LTERA MAXII系列CPLD (2)USB UART (2)LED数码管 (4)7段数码管 (5)开关按键 (6)16207液晶模块 (7)系统主时钟复位蜂鸣器 (7)上位机通讯接口 (7)附录：NANOLOGIC与FPGA开发板连接示意图 (9)主要元器件介绍Altera MAXII 系列 CPLD采用TQFP100封装EPM240,同时兼容EPM570。
FPGA开发板
/shop_view.asp?id=50产品浏览红色飓风II代-Altera版开发板品牌：Red Cyclone现在现货订购39次，浏览9000次开发板价格：699元开发板原价：699元不打折E 币支付：不可用开发板编号：RC2-1C6【产品特色】1 支持NIOSII开发；2 提供USB2.0 数据接口，480Mbps传输速度，可以作为算法验证和高速数据采集板；3 提供接口丰富的扩展板，针对音频，视频，网络和无线等应用提供参考设计；4 面向国内外开发型用户，可独立/或用户量身定制扩展板，满足各种特定应用【产品清单】1 RCII-CY1C6开发板 1块2 ByteBlasterII并口下载电缆 1条（如果是笔记本电脑，没有并口，建议购买￥999的USB套件）3 串口连接线 1条4 USB连接线 1条5 5V, 1A电源 1个6 标准的16×2液晶模块 1个7 配套DVD光盘 1张【USB套件－￥999】除了包括以上所有配件之外，另外包括：1. USB下载电缆（原价￥200）1 FPGA芯片： EP1C6Q2405,960LEs，相当于15万门规模。
2 配置芯片：EPCS13 512K Byte 高速，异步SRAM一片256K×16Bit的ASRAM，独立的字节使能信号4 128Mb高速SDARM一片4M×32Bit SDRAM ，最高143MHz读写速度；5 4M Byte 快速FLASH一片 4M×8Bit 或者 2M×16Bit Flash读写速度为90ns；灵活的页面方式，可以用来存储FPGA配置文件或者操作系统镜像文件；4 100M网络扩展板【￥600】采用10M/100M的以太网物理层/介质访问控制（PHY/MAC）芯片，LAN91C111，兼容Altera原厂开发板网络接口和设计实例。
/shop_view.asp?id=48产品浏览SoPC专家平台RED2开发板品牌：Red Cyclone现在现货订购2次，浏览6000次开发板价格：3500元开发板原价：3500元不打折E 币支付：不可用开发板编号：RED2-2C35【RED2的产品清单】1 RED2-2C35开发板 1套2 USB 下载电缆 1条3 串口连接线 1条4 USB连接线 1条5 5V、2A电源 1个6 标准的16×2液晶模块 1个7 配套DVD光盘 1张【红色飓风RED2硬件配置】采用8层板结构，按工业标准精心设计：1 FPGA芯片： EP2C35F6722 配置芯片：EPCS163 32M高速SDARM两片采用独立的两片美光公司高质量MT48LC16M16芯片,可升级为单片32Mbyte容量MT48LC32M16芯片,最高读写速率可高达166MHz,NIOS II和高速双端口SDRAM控制器均支持4 16Mbyte nor型闪存（可升级至32Mbyte）采用Intel公司高质量E28F128J3A芯片,可升级为单片32Mbyte容量E28F256J3A芯片,8位16位可选数据总线,NIOS II和高速多端闪存控制器均支持；5 1M Byte 高速，异步SRAM一片512K×16Bit的SRAM，独立的字节使能信号12 以太网DM9000A接口DM9000A是中国台湾DAVICOM公司推出的一款高速以太网接口芯片，其基本特征是：集成10/100M 物理层接口；内部带有16K字节SRAM用作接收发送的FIFO缓存；支持8/16bit两种主机工作模式；通过HP认证的AUTO-Mdix(支持直接互连自动翻转)功能；支持TCP/IP加速(IPV4 check sum offload)减轻CPU负担，提高整机效能；10ns I/O读写时间。
嵌入式LED实验
石家庄铁道大学《嵌入式系统》实验报告--实验四 LED 驱动及控制实验实验者姓名：崔乐乐实验者学号：********同组人：孔维春实验者班级：信1201-2所在学院：信息科学与技术学院课程编号：L090211****：***报告完成日期：2015年4月 19 日1. 实验目的♦了解 ARM 设备外围电路结构与接口原理♦熟悉 Linux 系统下硬件驱动编程♦编程实现对嵌入式设备上 LED 灯的控制2. 实验内容♦阅读 UP-Magic6410 平台硬件文档，熟悉 ARM 处理硬件外围接口电路♦编程实现 UP-Magic6410 平台设备上 LED 驱动及应用测试程序3. 实验环境♦硬件：UP-Magic6410 型嵌入式实验平台，PC 机 Pentium 500 以上, 硬盘 40G 以上,内存大于 256M♦软件：Vmware Workstation +Fedora Core 8 + MiniCom/Xshell + ARM-LINUX 交叉编译开发环境4. 实验原理4.1 硬件接口原理♦ UP-Magic6410 魔法师实验套件 LED 硬件接口UP-Magic6410 魔法师实验套件上共有 5 个 LED 显示灯，分别接在 S3C6410X 处理器的 GPQ2、GPQ3、GPQ4、GPQ5、GPQ6 上。
5 个 LED 显示灯分别共阳极 3.3V 电压，因此相应 GPIO 低电平点亮，高电平熄灭。
如图 4.1.1 所示：♦ S3C6410 处理器 GPIO 寄存器S3C6410X 处理器的 GPIO 作为控制 I/O 要进行必要的设置才能对外设进行正确控制，此实验将相应 I/O 设置为输出模式，并向相应 I/O 数据寄存器进行写入数据便可控制 LED 的开关。
如下表 4.1.2 给出的 S3C6410X GPIO 寄存器配置：GPQ IO 寄存器列表：GPQ 配置寄存器：GPQ 数据寄存器：4.2 关键代码分析Linux 系统下，应用程序不可直接操作底层硬件寄存器，必须经过驱动层来完成对硬件的操作。
Altera发布高端Stratix Ⅲ系列
１３ 安 全密 钥 防止 非 法 访 问 ．
￥Ｆ Ｆ６ ￥Ｆ Ｆ 的 ８字 节 内容 用 于 进 入 Ｊ ８的 监 Ｆ ～ ＦＤ Ｂ
ＩＰ Ｃ 代码区
用户代码区
初 始化 ｌ
控 模 式 。 监控 软 件 能 完 全 访 问 Ｆａｈ区 ， 常 情 况 下 ， ｌ ｓ 正 ８字
位 向量 地 址 ￥Ｆ Ｆ Ｆ Ｅ～ ￥Ｆ Ｆ 指 向 Ｉ Ｐ程 序 入 口地 址 ＦＦ Ｃ
进入Ｉ 代码 区 ＣＰ 进入用户代码区 图 ３ ＩＣ编 程 流 程 图 Ｐ
￥Ｆ ０ ， 旦 初 始 化 完 成 ， 查 进 入 ＩＰ模 式 或 用 户 模 式 ８０一 检 Ｃ 的条 件 。在 以下 ２种 情 况 下 Ｊ ８ 入 Ｉ Ｐ模 式 ： Ｂ 进 Ｃ
的 ＵＳ Ｂ标 准 协 议 ， 读取 描 述 符 和 状 态 字 ， 置 地 址 和 配 如 设 置字 ， 以及 清 特 征 字 。
由 于 Ｊ ８是 为 ＨＩ Ｂ Ｄ应 用 设 计 的 ， 好 使 用 ＨＩ 令 最 Ｄ命
Ａｌ ａ 发 布 ． 羝 Ｓ ｔ ｊ 甓
ｊ 系
｜ ｉ ｜
￥８１ Ａｄ ｄ
Ｓｔ ｒ ａｔ Ｅ ｎｄ Ｄａ ａ ｔ
ｒ ｓ Ａｄｄ ｅ ｓ Ｌｅ ｇ ｈ ｅｓ ｒｓ ｎ ｔ
据
② Ｉ Ｐ Ｆ ＡＧ 字 不 等 于 校 验 和 。 Ｃ －Ｌ 否 则 ，Ｂ Ｊ ８进 入 正 常 的工 作 模 式 。
ｒ ｇ ａ Ｒｏ ｏ ｒｍ ｗ ￥ ４ Ｏ
破性创 新包括硬件体 系结构提升和 Ｑｕｒｕ Ｉ ａｔｓＩ软件 改进 ， 与前一代 Ｓｒｔ Ｉ ｔａｉ Ｉ 器件相比 ， 些新特性 便功耗降低 了Ｓ ≤ 能提 高 ７ ２ ， ｘ 这 １ 性 。 ５ 密度是其 两
Altera嵌入式系统开发套件加速Cyclone Ⅲ FPGA嵌入式设计开发
Altera嵌入式系统开发套件加速Cyclone Ⅲ FPGA嵌入式
设计开发
佚名
【期刊名称】《《电子与电脑》》
【年(卷),期】2009(0)4
【摘要】Altera公司宣布，开始提供Cyclone Ⅲ FPGA版嵌入式系统开发套件，这一全面的平台加速了FPGA嵌入式系统的原型设计和开发；开发套件采用了多块电路板，含有业界目前发售的密度最大的低成本FPGA——Cyclone Ⅲ
EP3C120，同时结合了一组高可靠性板上存储器、
【总页数】1页(P64)
【正文语种】中文
【中图分类】TP312
【相关文献】
1.Altera高性能系统开发套件加速超高清视频处理 [J],
2.Altera：28nm SoC FPGA代表嵌入式设计的未来 [J], 徐俊毅
3.Altera:28nm SoC FPGA代表嵌入式设计的未来 [J], 徐俊毅
4.Altera新150美金CycloneⅡ启动套件支持快速简单的低成本FPGA设计 [J],
5.Altera在三洋最新家庭影院投影仪中表现出众CycloneⅡ FPGA和NiosⅡ嵌入式处理器的图像处理功能提高了三洋公司PLV-Z2000投影仪的对比度 [J],
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Red Cyclone开发板RCIII-CY2C20 软嵌入式系统开发实验软嵌入式系统实验目录软嵌入式系统实验 (1)目录 (2)内容介绍 (4)软嵌入式系统实验目的： (4)实验指导手册使用说明： (4)CHAPTER 1 NIOSII使用说明 (5)1 NIOS II介绍 (5)2SOPC B UILDER 开发工具 (6)2.1 SOPC Builder简介 (6)2.2 SOPC Builder 用户界面 (7)3N IOS II设计流程 (9)3.1 硬件开发流程 (10)3.2 软件开发流程 (11)CHAPTER 2 NIOSII上机实验 (12)实验一N IOS II开发流程实例（快速上手）---LED显示 (12)一实验目的： (12)二实验说明： (12)三实验步骤： (37)四实验要求： (38)五参考例程： (38)实验二标准NIOS II硬件系统的组建 (39)一实验目的： (39)二实验内容： (39)三实验步骤： (47)四参考例程： (47)五扩展性学习： (48)实验三实现UART—JTAG主机与FPGA之间的通信 (49)一实验目的： (49)二实验说明： (49)三实验步骤： (50)四实验要求： (50)五参考例程： (51)实验四S YSTEM ID实验 (52)一实验目的： (52)二实验说明： (52)三实验步骤： (53)四实验要求： (53)五参考例程： (53)实验五实现串口通信 (54)一实验目的： (54)二实验说明： (54)三实验步骤： (55)四实验要求： (55)五参考例程： (56)六扩展性实验： (56)实验六实现LCD显示 (58)一实验目的： (58)二实验说明： (58)三实验步骤： (59)四实验要求： (59)五参考例程： (59)实验七按键触发与计数器 (60)一实验目的： (60)二实验说明： (60)三实验步骤： (61)四实验要求： (61)五参考例程： (62)六扩展性实验： (62)实验八简单数字钟 (63)一实验目的： (63)二实验说明： (63)三实验步骤： (64)四实验要求： (64)五参考例程： (64)实验九F LASH功能测试实验 (65)一实验目的 (65)二实验说明 (65)三实验步骤： (67)四实验要求 (67)五参考例程 (67)内容介绍Chapter 1, “nios II使用说明”Chapter 2, “niosII 上机实验”软嵌入式系统实验目的：了解NiosII可编程片上系统的设计流程，学习在FPGA上包括定制32位的处理器、DSP处理模块、逻辑功能模块等组成的系统；学习利用ALTERA公司提供的软件集成开发环境（NIOS IDE）设计、调试片上系统的软件实验指导手册使用说明：1本实验指导书同时针对RCII-CY1C12(6)两个版本的开发板：如果使用RCII-CY1C12版本，实例工程目录E:\code\EP1C12\low_cost_lcd2工程中rca_cy1c12_board是目标板文件，software是软件目录，software\WorkSpace 是niosII软件运行空间3实验一是软嵌入式系统设计流程的快速入门不提供参考例程4实验二是建立软嵌入式系统得硬件5实验三至九是软嵌入式系统的软件设计实验，以实验二的硬件为平台（也就是都在实验二建立的硬件系统中运行）Chapter 1 niosII使用说明1 niosII 介绍Nios II是一个用户可配置的通用RISC嵌入式处理器。
Altera推出的NiosII系列嵌入式处理器扩展了目前世界上最流行的软核嵌入式处理器的性能，把Nios II嵌入到Altera的所有FPGA中，例如StratixII、Stratix、CycloneII,Cyclone、APEX,ACEX 和HardCopy系列器件中，用户可以获得超过200 DMIPS的性能，用户可以从三种处理器以及超过60个的IP核中选择所需要的，Nios II系统为用户提供了最基本的多功能性，设计师可以以此来创建一个最适合他们需求的嵌入式系统。
Nios II处理器的优点和特性：使用Nios II处理器的用户可以根据他们的需要来调整嵌入式系统的特性、性能以及成本，快速使得产品推向市场，扩展产品的生命周期，并且避免处理器的更新换代。
1 提高系统性能* 一系列的处理器核可供选择，其中包括了超过200 DMIPS性能的核；* 实现任何数量的处理器或将不同的处理器核组和在一起* 增加了已有的处理器，在FPGA中添加一个或更多的Nios II软核处理器2 更低的系统成本* 通过将处理器、外设、存储器和I/O接口集成到一个单一的FPGA中，从而降低了系统成本、复杂性和功耗* 通过将Nios II处理器嵌入到低成本的FPGA中只需花费35美分或者更低（编者：对大多数用户而言，NiosII所占逻辑资源的成本大约是10－20元人民币，具体取决于所选FPGA的类型和NiosII的配置）3 应对产品的生命周期* 提供易用的设计工具从而快速将产品推向市场。
* 提供永久的，免费的许可从而使基于Nios II处理器的产品避免了处理器的更新换代而带来的损失。
4 功能强大、易用的开发工具* 通过使用Nios II集成开发环境（IDE），从而加速了软件的开发* 利用Altera的强大的SOPC Builder系统开发工具和Quartus II设计软件可以在几分钟内设计一个系统5 使用完全功能的开发包* 使用易用的Nios II 开发包开始一个设计* 使用易用的Nios II开发包开始设计* 可以选择具有低成本特性的Cyclone FPGA开发套件，或高性能的Stratix FPGA开发套件2 SOPC Builder 开发工具SOPC即system on a programmable chip 是指用可编程逻辑技术把整个系统放到一块硅片上。
一方面它是片上系统—即由单个芯片完成整个系统的主要逻辑功能；另一方面，它是可编程系统，具有灵活的设计方式，可裁减、扩充、升级，并具备软硬件在系统可编程的功能。
这项技术将EDA、计算机设计、嵌入式系通、工业自动控制系统、DSP 及数字通信系统等技术融为一体。
2.1 SOPC Builder简介SOPC Builder 是Altera公司推出的一种可加快在PLD内实现嵌入式处理器相关设计的工具，其功能与PC应用程序中的引导模板（wizard）类似，旨在提高设计者的效率。
设计者可确定需要的处理器和参数，并据此创建一个处理器的完整存储器映射设计者还可以选择所需的IP外围电路，如存储控制器、I/O控制器和定时器等模块。
SOPC Builder库中已有的组件包括：*处理器：包括片内处理器和片外处理器接口*IP及外设：包括通用的微控制器外设、通信外设，多种接口（存储器接口、桥接口、ASSP、ASIC），DSP IP和硬件加速外设2.2 SOPC Builder 用户界面打开QuaratusII的一个项目，选择QuaratusII工具栏（Tool菜单）中的SOPC Builder 选项，就启动了SOPC Builder。
SOPC Builder的用户界面包括系统元件（System contents）页，系统设置（More cpu Setting）页和系统生成页。
1 系统元件页用户在系统元件页中定义所需的系统。
在他的模块池中包括了用户可获得的所有元件列表。
在模块表中列出的是用户已添加到系统中的模块。
当用户用SOPC Builder生成系统时，他就生成了一个系统模块，这个模块包含了用户所定义的所有元件和接口以及自动生成的总线（互联）逻辑。
模块表中列出的是用户添加到用户所设计的系统中的模块，包括桥、总线接口、CPU、存储器接口、外围设备等。
此外，用户可以用模块表来描述以下一些项目： 连接的主从特性系统的地址映射系统中断请求分配控制共享从元件的优先权系统元件页还包括以下一些附加选项：（1）器件系列（Device family）：由用户从其件列表中选择用户的目标器件。
这项设置非常重要，因为SOPC Builder 是利用所选器件的结构优势来产生系统逻辑的。
（2）系统的时钟频率：外围设备利用系统时钟来产生时钟分频或波特率等。
SOPC Builder 的build-in testbench 发生器还利用这项设置来产生用户所要求的频率。
2 系统的设置项当用户向所设计的系统中添加元件时，比如一个NIOS嵌入式处理器，在SOPC Builder中就会出现一个系统设置（more cpu setting）的附加页。
这个附加页可以让用户用来设置一些附加的参数或者与系统中其它元件的相连关系。
比如，用户可以定义cpu 和存储器元件之间的相连关系指名哪一个用来做程序存储器，那一个用来做数据存储器的。
对于用到的系统设置页的元件，SOPC Builder会对用户添加到系统中的这个元件的每种情况都生成一个系统设置页。
另外，处理器元件可能会有相关的的软件组成，并且会在这一页中显示出来Altera 在开发工具包中提供了多种软件组成，比如tcp/ip库。
3 系统生成页系统生成也是用来生成系统的。
它包含一些选项，用户可以通过设置来控制生成的过程，比如，可以指定生成仿真工程。
如下图所示：系统生成页点击generate按钮来生成所设计的系统。
SOPC Builder会生成一些项目：SDK（Software Development kid）软件开发工具包，只在nios系统中产生，niosII 不会生成此文件系统中每一个元件的HDL文件定成系统模块的HDL文件仿真工程文件日志（.log）文件图1.1.1 系统生成页3 NiosII 设计流程NiosII是用NiosII IDE集成开发环境来完成整个软件工程的编辑、编译、调试和下载。
下图表示了典型NIosII系统的硬件组成图1.5.3 NIosII系统的硬件组成开发工作流程：1 初期工作：需要软硬件结合处理，对系统进行需求分析。
比如：CPU是否需要一个硬件加速乘法器，设计中所需要的外围器件及数量，是否需要DMA通道释放CPU在进行数据拷贝时所占用的资源。
2 硬件开发：用SOPC Builder定义NiosII处理器系统，用Quartus软件定义器件、分配管脚并编译。
3 软件开发：C/C++程序开发，开发定制硬件的驱动程序，定制硬件平台为目标进行编译连接。
4 下载到开发板上进行验证5 成功完成NiosII系统设计3.1 硬件开发流程用SOPC Builder来选择合适的CPU、存储器及外围器件，比如片内存储器、PIO、UART和片外存储器接口。