DDR系列内存详解及硬件设计规范-Michael

合集下载

电脑入门：什么是DDR内存

简介

随着电子科技的不断发展，电脑已经成为我们日常生活和工作中必不可少的工

具之一。而作为电脑的核心部件之一，内存扮演着非常重要的角色。在选择电脑或升级电脑配置时，经常会遇到DDR内存这个词。那么，到底什么是DDR内存呢？本文将为大家详细介绍DDR内存的概念、特点和应用。

DDR内存的定义

DDR是“Double Data Rate”的缩写，意为“双倍数据传输速率”。DDR内存是指

采用DDR技术设计制造的计算机内存条。

DDR内存的发展历程

在过去的二十年里，DDR内存技术经历了几代的发展。下面是几个重要的

DDR内存版本及其发布时间：

1.DDR1：1999年发布。速度为200MHz至400MHz。

2.DDR2：2003年发布。速度为400MHz至1066MHz。

3.DDR3：2007年发布。速度为800MHz至2133MHz。

4.DDR4：2014年发布。速度为2133MHz至3200MHz。

可以看出，每一代DDR内存的发布都带来了速度的大幅提升。

DDR内存的特点

DDR内存相较于传统的SDR内存具有以下几个显著的特点：

1.高速传输：DDR内存的数据传输速率是SDR内存的两倍，这是由于

DDR内存在每个时钟周期内能够进行两次数据传输。

2.大带宽：DDR内存的带宽比传统的SDR内存更大，意味着在同样频

率下，DDR内存的数据传输能力更强。

3.低能耗：相较于早期的DDR版本，后续的DDR内存在减少能耗方

面做出了很大的改进，不仅提高了效率，还能够降低功耗。

4.容量扩展性：DDR内存的容量从最早的几百兆字节逐渐提升到目前

深入讲解DDR内存的“秘密”

计算机系统性能的改善，不仅仅取决于cpu主频的提升，还与cpu和内存之间的存取速度密切相关。在经常帮别人推荐电脑配置的时候，我常常会被别人问起，不同类型内存之间的区别。

每一次我都很不耐烦告诉他们，自己去网上搜，网上很多这样的文章。可是很多人最后还是回来找我，说“看不懂那些文章”。然后我自己尝试着上网搜一搜，发现除了最经典的当初赵效民先生写那篇内存技术终极指南(但这篇文章一点都不适合新手)，其他文章都是要不罗嗦半天不知所云，要不就是陷入技术名词的泥沼让初学者不知所云，或者就是对于历史和未来侃侃其谈完了不懂还是不懂懂的又觉得没意思。

曾经看过老外写的入门文章，觉得很多写得非常深入浅出，所以现在也尝试写一些基础的东西就算是小白也能轻松理解，不追求把技术讲得多么出神入化，只求能让大多数人明白，现在你能看到，和听到的各种内存，基本差异在哪里呢？

好，由于我们不是要去回顾内存历史，所以什么快页，edo的内存统统都不说，直接从SDR开始。基本上，理解SDR是理解后面所有内存的基础，让我们看一个架构：

咱们这样来想，前面这个Cell Array呢，就是存数据的地方，它的作用就是不断往内存的总线上输出它其中的内容，当然这个Cell的数量肯定不只有一个，不过这里我们就以一个举例子了。

它传输的速度有多快呢？这个当然就取决于具体内存的型号，不过有一点是可以肯定的，那就是这个Cell的工作频率，和连接它的总

线的数据传输频率是一样的(图中的f)

也就是说，假如这个Cell以每秒30Mb的速度往外发数据，那么这个总线的传输速度就是30Mb，而且内存传输是同步的，也就是说，图中的每个时钟上升沿，就是数据传输的时刻，而数据也只在每个时钟上升沿才进行传输。

ddr规范

DDR（Double Data Rate）内存是一种计算机内存技术，其规

范是指DDR内存的设计和工作原理。下面是DDR规范的一

些基本要点：

1. DDR内存的工作原理：DDR内存通过在每个时钟周期中传

输两次数据来提高数据传输速度和带宽。传统的SDR（Single Data Rate）内存每个时钟周期传输一次数据，而DDR内存在

上升沿和下降沿两个时钟周期都传输数据，因此称为双倍数据速率。

2. DDR内存的频率：DDR内存的频率表示每秒传输的数据次数。常见的DDR内存频率有DDR2、DDR3和DDR4，分别

代表第二、第三和第四代DDR内存。DDR内存的频率越高，数据传输速度和带宽越快。

3. DDR内存的带宽和容量：DDR内存的带宽是指单位时间内

传输的数据量，它取决于DDR内存的频率和数据位宽。DDR

内存的容量是指内存模块能够存储的数据量，常见的DDR内

存容量有1GB、2GB、4GB等。

4. DDR内存的时序：DDR内存的时序是指内存模块和主板之

间传输数据的时序要求。时序包括CAS延迟（CL）、RAS预

充电时间（tRP）、行到列延迟（tRCD）等参数。较低的时序

参数表示内存响应速度更快，但需要更高的工作电压和稳定性。

5. DDR内存的供电电压：DDR内存需要一定的电压来正常工

作，常见的供电电压为1.8V（DDR2）、1.5V（DDR3）和1.2V（DDR4）。供电电压的选择与DDR内存的频率和性能密切相关。

6. DDR内存的物理接口：DDR内存与主板之间通过物理接口连接。常见的DDR内存物理接口有DIMM（Dual In-line Memory Module）和SODIMM（Small Outline Dual In-line Memory Module）。DIMM适用于台式机内存扩展，而SODIMM适用于笔记本电脑和小型计算机。

DDR内存解读

10/12/2013SDRAM&DDRsteven1

10/12/2013SDRAM篇DDR 是SDRAM的升级版物理Bank 与位宽CPU数据总线的位宽称之为物理Bank（Physical Bank）的位宽 P-Bank是SDRAM及以前传统内存家族的特有概念每个内存芯片也有自己的位宽，一般SDRAM芯片位宽最高也就是16bit，常见的则是8bit，对于16bit芯片，需要4颗（4×16bit=64bit）2

10/12/2013逻辑Bank（L-Bank）SDRAM的内部是一个存储阵列，一个阵列就如同一张表格，然后这个表格由行和列来确定一个存储单元。这一张表格就是一个逻辑Bank （Logical Bank简称L-Bank）。现在一般的SDRAM有4个L-Bank一个bank 就是一张表3

10/12/2013芯片位宽经常听到说4bit、8bit、16bit的内存颗粒，这就是内存芯片的数据位宽。体现在接口上就是DQ数据总线的位数。具体指：一个存储单元的里存放的数据量， 4bit位宽表示一个L-Bank里的一个存储单元内容是个4bit的数据。1010 11114

10/12/2013SDRAM外部管脚5

10/12/2013SDRAM芯片内部组织结构128Mbit（32M×4）SDRAM内部结构图6

10/12/2013SDRAM芯片初始化SDRAM芯片内部还有一个逻辑控制单元，并且有一个模式寄存器为其提供控制参数。初始化就是对控制逻辑核心进行初始化。初始化重点是：模式寄存器设置（MRS）这一步骤。7

DDR系列基础知识讲解

在DDR SDRAM中指连续传输的周期数；
名词解析
AL：Additive Latency，附加潜伏期（DDR2）；
WL：Write Latency，写入命令发出到第一笔数据输入的潜伏期；
tRAS:Active to Precharge Command，行有效至预充电命令间隔周期；
tDQSS：WRITE Command to the first corresponding rising edge of DQS，DQS
CAS Latency为读取潜伏，为内部读命令和第一个bit有效数据输出之间的时钟周期；
DDR3基础知识讲解
Additive Latency为附加潜伏期，它的作用为使命令和数据总线更有效，即允许读或者写命令紧跟有效命令；
DDR3基础知识讲解
CAS Write Latency（CWL）列写潜伏期，被定义为内部写命令和第一个bit有效数据输入之间的时钟周期延时；DDR3 SDRAM 不支持半周期潜伏，总的写潜伏为Write Latency(WL)=Additive Latency(AL)+CAS
Amplifier ,简称S-AMP）；
特性分析
DDR 延迟锁定回路（DLL）的任务是根据外
部时钟动态修正内部时钟的延迟来实现与外部时钟的同步； DLL有时钟频率测量法（CFM，Clock Frequency Measurement）和时钟比较法（CC，Clock Comparator）； CFM是测量外部时钟的频率周期，然后以此周期为延迟值控制内部时钟，这样

DDR硬件设计要点

DDR（Double Data Rate）是一种流行的内存技术，用于计算机和其

他电子设备中。DDR内存以其快速的数据传输速度和高效的性能而闻名。

在DDR内存的硬件设计中，有几个重要的要点需要考虑，包括电源管理、

时序要求、传输线与布线、排线与线长匹配、时钟同步等方面。以下将对DDR硬件设计的要点进行详细介绍。

首先，电源管理是DDR内存硬件设计中的一个重要方面。DDR内存对

于电源的要求很高，需要严格的稳定电源，以确保其正常运行。在DDR内

存的硬件设计中，需要考虑电源传输线的布局和设计，以保证电源的稳定性。此外，还需要考虑电源管理单元的设计，以实现有效的电源管理，提

高系统的效率和性能。

其次，时序要求是DDR内存硬件设计中必须要考虑的另一个重要方面。DDR内存具有严格的时序要求，包括时钟信号的频率和相位要求、数据的

延迟要求等。在DDR内存的硬件设计中，需要考虑时序控制器的设计和时

钟信号的管理，以确保时序的准确性和稳定性。同时，还需要考虑数据传

输的延迟和同步问题，以提高数据传输的效率和可靠性。

第三，传输线与布线是DDR内存硬件设计中另一个重要方面。DDR内

存的传输线和布线设计对于数据传输速度和稳定性起着关键作用。在DDR

内存的硬件设计中，需要考虑传输线的长度、布局、阻抗匹配和串扰等问题，以确保数据传输的稳定性和可靠性。此外，还需要考虑传输线的走线

路径和模拟信号的干扰问题，以提高系统的性能和可靠性。

第四，排线与线长匹配也是DDR内存硬件设计中需要考虑的一个重要

方面。DDR内存的排线和线长匹配对于数据传输的稳定性和速度起着关键

DDR基本介绍与原理图设计

一、基本介绍

1.1 常用SDRAM

SDRAM(Synchronous Dynamic random access memory)即同步动态随机存取存储器。常用SDRAM的种类有SDRAM、DDR1-5、LPDDR2-5。

1.2 容量计算

容量(bit)= Bank数×行数×列数×位宽。以Etron品牌的DDR2物料EM68C16CWQD 为例，在ERP系统中查到的物料描述“1Gbit | 8Mbit*16Bit*8Banks”。查询Datasheet可知，该DDR2物料容量为1Gbit，包含3根Bank控制线BA0-BA2，13根地址线A0-A12，其中行地址为A0-A12，列地址为A0-A9，数据总线位宽16bits，可以计算出总容量为：

1.3 选型

一般根据实际项目需求来选择合适容量的SDRAM，根据主控芯片的接口来选择不同位宽、Bank数的SDRAM，并考虑是否需要进行位扩展。以主芯片为

QCA9531，内存需采用1Gbit DDR2。查询主芯片QCA9531的Datasheet中关于DDR接口部分，可以了解到QCA9531支持16bit位宽，并且在外接1Gbits DDR1时，A13作为行地址的最高位，外接1Gbits DDR2时，A13引脚作为Bank地址线BA2。所以，连接1Gbit DDR2时，主芯片可以提供13根地址线和3根Bank 线，与DDR2物料EM68C16CWQD可正常连接使用，并且不需进行位扩展。主芯片QCA9531的DDR接口说明如图1所示：

位扩展主要在主芯片位宽高于内存芯片位宽的机型上可以看到，即主芯片外挂多个内存芯片，共用地址线，扩展数据线。

DDR2内存详解——从原理到测试

作为PC不可缺少的重要核心部件——内存，它伴随着DIY硬件走过了多年历程。从286时代的30pin SIMM内存、486时代的72pin SIMM 内存，到Pentium时代的EDO DRAM内存、PII时代的SDRAM内存，到P4时代的DDR内存和目前9X5、AM2平台的DDR2内存。内存从规格、技术、总线带宽等不断更新换代。不过我们有理由相信，内存的更新换代可谓万变不离其宗，目的在于提高内存的带宽，以满足CPU不断攀升的带宽要求、避免成为高速CPU的运算瓶颈。

随着CPU 性能不断提高，我们对内存性能的要求也逐步升级。不可否认，紧紧依靠高频率提升带宽的DDR已经力不从心，因此JEDEC 组织提出了DDR2 标准，加上LGA775接口的主板以及最新的965、AM2 940等新平台全面对DDR2内存的支持，所以DDR2内存已经步入了它的春天。。

DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR 内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降中同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。

此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。而在DDR参数基础上加入了新的三项参数标准

DDR硬件设计要点

1.电源 DDR的电源可以分为三类：

a 主电源 VDD和 VDDQ，主电源的要求是 VDDQ=VDD，VDDQ是给 IO buffer 供

电的电源， VDD是给但是一般的使用中都是把 VDDQ和 VDD合成一个电源使用。

有的芯片还有 VDDL，是给 DLL供电的，也和 VDD使用同一电源即可。电源设

计时，需要考虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，

单

调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片，及芯片个数等进行计算。由于DDR的电流一般都比较大，所以PCB设计时，如果有一个完整的电源平面铺到管脚上，是最理想的状态，并且在电源入口加大电容储能，每个管脚上加一个 100nF~10nF的小电容滤波。

b 参考电源Vref ，参考电源Vref 要求跟随VDDQ，并且Vref=VDDQ/2，所以可以使用电源芯片提供，也可以采用电阻分压的方式得到。由于Vref 一般电流较小，在几个 mA~几十 mA的数量级，所以用电阻分压的方式，即节约成本，又能在布

局上比较灵活，放置的离 Vref 管脚比较近，紧密的跟随 VDDQ电压，所以建议使

用此种方式。需要注意分压用的电阻在 100~10K均可，需要使用 1%精度的电阻。Vref 参考电压的每个管脚上需要加 10nF 的点容滤波，并且每个分压电阻上也并联

一个电容较好。

C、用于匹配的电压VTT(Tracking Termination Voltage)

VTT为匹配电阻上拉到的电源， VTT=VDDQ/2。DDR的设计中，根据拓扑结构的不同，有的设计使用不到 VTT，如控制器带的 DDR器件比较少的情况下。如果使用VTT，则 VTT的电流要求是比较大的，所以需要走线使用铜皮铺过去。并且VTT 要求电源即可以吸电流，又可以灌电流才可以。一般情况下可以使用专门为 DDR 设计的产生 VTT的电源芯片来满足要求。

内存知识：全面认识DDR1~DDR3内存技术参数

来源: 时间: 2010-05-24 作者: apollo

内存是电脑重要的部件之一，内存的质量和性能直接影响计算机的运行速率，所以了解内存的技术参数，对我们平时购买内存或组装电脑会有很大帮助。下面我们就来详细说说内存的技术参数。

内存种类

目前，桌面平台所采用的内存主要为DDR 1、DDR 2和DDR 3三种，其中DDR1内存已经基本上被淘汰，而DDR2和DDR3是目前的主流。

DDR1内存

第一代DDR内存

DDR SDRAM 是 Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

DDR2内存

第二代DDR内存

DDR2 是 DDR SDRAM 内存的第二代产品。它在 DDR 内存技术的基础上加以改进，从而其传输速度更快（可达800MHZ ），耗电量更低，散热性能更优良。

DDR3内存

第三代DDR内存

DDR3相比起DDR2有更低的工作电压，从DDR2的1.8V降落到1.5V，性能更好更为省电；DDR2的4bit

预读升级为8bit预读。DDR3目前最高能够1600Mhz的速度，由于目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度，因而首批DDR3内存模组将会从1333Mhz的起跳。

三种类型DDR内存之间，从内存控制器到内存插槽都互不兼容。即使是一些在同时支持两种类型内存的Combo主板上，两种规格的内存也不能同时工作，只能使用其中一种内存。

SDRAM及DDR DDR 原理简介及设计规则

16
DDR信号定义
CK\CK#：Clock，CK and CK# are differential clock inputs. All address and control input signals are sampled on the crossing of the positive edge of CK and negative edge of CK#. Output data (DQ and DQS) is referenced to the crossings of CK and CK#. DM：Input data mask，DM is an input mask signal for write data. Input data is masked when DM is sampled HIGH along with that input data during a write access. DM is sampled on both edges of DQS. Although DM pins are input-only, the DM loading is designed to match that of DQ and DQS pins. For the x16, LDM is DM for DQ[7:0] and UDM is DM for DQ[15:8]. Pin 20 is a NC on x8. DQS：Data strobe，Output with read data, input with write data. DQS is edge-aligned with read data, centered in write data. It is used to capture data. For the x16, LDQS is DQS for DQ[7:0] and UDQS is DQS for DQ[15:8]. Pin 16 (E7) is NC on x8. VREF：SSTL_2 reference voltage.（SSTL_2为DDR驱动电平格式） DNU：Do not use，Must float to minimize noise on VREF.

DDR内存讲解

Memory讲解

Memory的简要说明

各种存储技术的说明

Memory协议简介

线路图绘制

Layout说明

Memory Tuning简介

Memory的简要说明

简要说明一下Memory是什么？Memory充当什么角色。

Memory对于计算机行业而言，就是指主板上所使用的内存，也被称呼为DRAM（动态随机存取内存），内存的作用就是使计算机的CPU(中央处理器)能够更快速读取储存在内存的指令及资料，相对于我们的存储设备硬盘而

相对于我们的存储设备硬盘而

言，它的速度更加快。近几年主要在用的内存有DDR，DDR2，DDR3。

64bit带宽的，内存在样式上主要有两种：DIMM和现在我们使用的内存都是带宽的内存在样式上主要有两种

SO‐DIMM两种。

DIMM：即Dual In‐Line Memory Modules，双列直插式存储模块, 在台式机上

应用比较多，台式机上应用的主要是UDIMM(Un‐buffered DIMM),在DIMM模组上，电路板正反两面的针脚各有其独立电路，这是相对于早期的SIMM （Single In Memory Modules,单边接触内存模块）而言的，在SIMM模‐Line

组上，电路板正反两面的针脚是相连在一起的。

SO‐DIMM：即Small Outline DIMM，主要使用于笔记本电脑，它的尺寸较标模组小很多

准的DIMM模组小很多。

‐

DIMM和SO DIMM图片

各种存储技术的说明

ROM和RAM

SRAM 和DRAM

SDRAM

SDRAM和DDR SDRAM

内存的发展趋势

ROM

DDRⅡ内存技术简介

随着CPU前端总线带宽的提高和高速局部总线的出现，内存带宽成为系统越来越大的瓶颈。目前处于主流DDR I技术已经发展到极至，受其架构的限制，DDR I的速度已经很难再有所提升，因此各种新的内存解决方案应运而生。其中作为DDR I 的正式接班人的DDRⅡ，自推出以来就受到大家的关注。虽然DDR II的规格和产品都已经推出，但面对DDR I以及其它的内存解决方案，DDRⅡ的优势何在？其路在何方呢？

一、解读DDRII

由于DDRII是在DDR-I的基础之上发展而来的，所以谈到DDRII，我们先简单说说DDR-I。DDR-I全名为Double Data Rate SDRAM ，简称为DDR，也称SDRAM Ⅱ，是SDRAM的更新产品。虽说DDR的核心建立在SDRAM的基础上，但在速度和容量上有了提高。首先，它使用了更多、更先进的同步电路。其次，DDR使用了Delay-Locked Loop (DLL，延时锁定回路)来提供一个数据滤波信号。当数据有效时，存储器控制器可使用这个数据滤波信号来精确定位数据，每16位输出一次，并且同步来自不同的双存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。至于地址与控制信号则与传统SDRAM相同，仍在时钟上升沿进行传输。此外，传统SDRAM的DQS接脚则用来在写入数据时做数据遮罩用。由于数据、数据控制信号与DM同步传输，不会有某个数

据传输较快，而另外的数据传输较慢的skew以及FlightTime不相同的问题。此外，DDR的设计可让内存控制器每一组DQ/DQS/DM与DIMM上的颗粒相接时，维持相同的负载，减少对主板的影响。在内存架构上，传统SDRAM 属于×8组式，即内存核心中的I/O寄存器有8位数据I/O，但对于×8组DDR SDRAM而言，内存核心中的I/O寄存器却是16位的，即在时钟信号上升沿时输出8位数据，在下降沿再输出8位数据，一个时钟周期总共可传输16位数据。为了保持较高的数据传输率，电气信号必须要求能较快改变，因此，DDR改为支持电压为2.5V 的SSTL2信号标准。尽管DDR的内存条依然保留原有的尺寸，但是插脚的数目已经从168Pin增加到184Pin了。

DDR技术介绍和实例讲解

DDR 技术及实例设计详解

邵鹏

2011年5月

90minus

培训大纲

§设计实例介绍§DDR 设计分析

§仿真库的建立

§仿真条件设置—Setup Advisor §（预）布局

§仿真约束生成和实施§约束实施和布线§布线后的仿真验证

§DDR2和DDR3介绍和技术比较

设计实例介绍

•整个DDR 功能模块由四个512MB 的DDR 芯片组成，选用Micron 的DDR 存储芯片MT46V64M8BN-75。每个DDR 芯片是8位数据宽度，构成32位宽的2GB DDR 存储单元，地址空间为Add<13..0>，分四个Bank ，寻址信号为BA<1..0>。

•每个DDR 芯片独享DQS ，DM 信号，四片DDR 芯片共享RAS#，CAS#，CS#，WE#控制信号。•DDR 工作频率为133MHz 。

•DDR 控制器选用Xilinx 公司的FPGA ，型号为XC2VP30_6FF1152C 。

DDR 设计分析－资料准备

DDR 设计分析－DDR

规范－AC ，DC 特性在DDR 规范文件“JEDEC79R2.pdf ”的第51页“TABLE 6: ELECTRICAL

CHARACTERISTICS AND DC OPERATING CONDITIONS ”中对DDR 的DC 有明确要求：VCC=+2.5V ±0.2V ，Vref=+1.25V ±

DDR内存解读

10/12/2013 SDRAM&DDR steven 1

10/12/2013 SDRAM篇 DDR 是SDRAM的升级版物理Bank 与位宽 CPU数据总线的位宽称之为物理Bank（Physical Bank）的位宽 P-Bank是SDRAM及以前传统内存家族的特有概念每个内存芯片也有自己的位宽，一般SDRAM芯片位宽最高也就是16bit，常见的则是8bit，对于16bit芯片，需要4颗（4×16bit=64bit） 2

10/12/2013 逻辑Bank（L-Bank） SDRAM的内部是一个存储阵列，一个阵列就如同一张表格，然后这个表格由行和列来确定一个存储单元。这一张表格就是一个逻辑Bank （Logical Bank简称L-Bank）。现在一般的SDRAM有4个L-Bank 一个bank 就是一张表 3

10/12/2013 芯片位宽 经常听到说4bit、8bit、16bit的内存颗粒，这就是内存芯片的数据位宽。体现在接口上就是DQ数据总线的位数。具体指：一个存储单元的里存放的数据量， 4bit位宽表示一个L-Bank里的一个存储单元内容是个4bit的数据。 1010 1111 4

DDR规范

DDR 线组分类：数据组/地址组

数据组：数据线每八根一组（DQ0-DQ7），外加相应的DQS差分对和DQM，共11根信号线。（DQ8-DQ15），外加相应的DQS差分对和DQM，共11根信号线。

地址组：地址线、控制线、时钟线统称为地址线（A0-A15、WEN、BA0、BA1、BA2、CASN、ODT、RESETN、CKE、RASN、CSN、和时钟差分（CLK、CLKN）。）

等长要求：

DDR-400 DDR2-800 DDR3-1600。内存的核心频率是固定的，一些常见的内存颗粒核心频率如下。

DDR内存的核心频率是和时钟频率相同的但在传输数据的时候在脉冲的上升边和下降边都传输一次，所以数据传输频率是核心频率的2倍。

DDR2内存将核心频率倍频2倍所以时钟频率就是核心频率的2倍了，同样还是上升边和下降边各传输一次数据，所以数据传输频率就是核心频率的4倍时钟频率的2倍。

DDR3内存的时钟频率是核心频率的4倍，所以数据传输频率就是核心频率的8倍。

数据组：DDR数据线用DQS来锁存，因此要保持等长。数据线以DQS线为基准线进行等长处理，等长误差10mil，DQS差分对误差5mil。数据线组布线优先级最高，因为它工作在2倍时钟频率下。（过孔算长度）

地址组：地址、控制线用时钟来锁存，因此需要和时钟保持等长，地址线以CLK 时钟线为基准线进行等长处理，地址线长度误差控制在30mil，时钟差分对误差5mil。长度控制在2inch(5cm,2000mil)最佳。（过孔算长度）

时钟线要比最长的数据线长，因为时钟信号控制数据信号的采集,时钟信号到的时候,所有数据必须已经到齐。