半导体制备技术简介CH09
半导体器件的制备工艺
半导体器件是现代电子技术中最重要的基础元件之一。
它们广泛应用于计算机、手机、电视等各种电子设备中，起着控制电流和信号的作用。
要制备出高性能的半导体器件，一个关键的步骤就是制备工艺。
制备工艺是指在半导体材料上应用一系列的加工方法来制造半导体器件的过程。
第一步是原料的准备。
半导体器件常使用的材料有硅、锗等，这些材料必须具备高纯度和特定的电学特性。
因此，在制备工艺中，我们需要使用特殊的原料，如高纯度的金属硅或气相沉积的硅薄膜，来作为制备半导体器件的基础材料。
第二步是制备基底。
通常，制备半导体器件的基底是硅片。
硅片必须具备较高的纯度，且表面光滑。
制备基底的方法有多种，最常见的方法是通过切片和抛光的方式来获得高质量的硅片。
第三步是沉积薄膜。
在半导体器件的制备中，我们需要在基底表面形成一层特定厚度的薄膜，以用于电子组件的连接和绝缘。
沉积薄膜的方法有物理气相沉积（PVD）、热氧化、化学气相沉积（CVD）等。
第四步是图案化。
半导体器件的电路都是有特定的图案构成的，因此，在制备工艺中，我们需要使用光刻技术来对薄膜进行图案化处理。
这个过程包括了光刻胶的涂覆、曝光和显影，最后得到所需的图案。
第五步是蚀刻。
蚀刻是指将薄膜中的一部分物质逐渐去掉的过程，以形成半导体器件。
蚀刻方法有干法蚀刻和湿法蚀刻两种。
干法蚀刻常用于金属薄膜的蚀刻，湿法蚀刻则常用于硅等材料的蚀刻。
第六步是离子注入和扩散。
离子注入是指将特定种类的离子注入到半导体材料中，以改变其电学特性。
而扩散则是将特定的杂质通过热处理送入半导体材料中，以改变材料的导电性。
最后一步是清洁和包封。
在半导体器件制备的过程中，不可避免地会产生一些杂质。
所以，在制备工艺的最后一步，我们需要对器件进行清洁处理，以确保器件的性能和稳定性。
然后，将器件进行封装，使其能够在实际应用中更好地保护和使用。
综上所述，半导体器件的制备工艺是一个复杂而关键的过程。
只有掌握了制备工艺，才能生产出高性能和稳定性的半导体器件。
《半导体物理学》【ch09】 半导体异质结构 教学课件
半导体异质结及其能带图
01 半导体异质结的能带图
9. 1. 1 半导体异质结的能带图 在以上所用的符号中， 一般都把禁带宽度较小的半导体材料写在前面。 研究异质结的特性时， 异质结的能带图起着重要的作用。在不考虑两种半导体交界面处的界面态 的情况下，任何异质结的能带图都取决于形成异质结的两种半导体的电子亲和能、禁带宽度及功 函数， 但是其中的功函数是随杂质浓度的不同而变化的。 异质结也可以分为突变型异质结和缓变型异质结两种。如果从一种半导体材料向另一种半导体材 料的过渡只发生于几个原子距离范围内，则称为突变型异质结。如果发生于几个扩散长度范围内， 则称为缓变型异质结。由于对于后者的研究工作不多，了解很少，因此下面以突变型异质结为例 来讨论异质结的能带图。
集成电路科学与工程系列教材
第九章
半导体异质结构
半导体物理学
半导体异质结构
导入
第6 章讨论的pn 结是由导电类型相反的同一种半导体单晶材料组成的，通常也称为同质结，而 由两种不同的半导体单晶材料组成的结则称为异质结。虽然早在1951 年就已经提出了异质结的 概念， 并进行了一定的理论分析工作，但是由于工艺技术存在困难， 一直没有实际制成异质结。 自1957 年克罗默指出由导电类型相反的两种不同的半导体单晶材料制成的异质结比同质结具有 更高的注入效率之后，异质结的研究才比较广泛地受到重视。
半导体异质结及其能带图
01 半导体异质结的能带图
9. 1. 1 半导体异质结的能带图
半导体异质结及其能带图
01 半导体异质结的能带图
9. 1. 1 半导体异质结的能带图 (2 ）突变同型异质结的能带图 图9-4(a）为均是n 型的两种不同的半导体材料形成m 异质结之前的平衡能带图；图9-4(b)为形成 异质结之后的平衡能带图。当这两种半导体材料紧密接触形成异质结时， 因为禁带宽度大的n 型 半导体的费米能级比禁带宽度小的n 型半导体的费米能级高，所以电子将从前者向后者流动。结 果在禁带宽度小的n 型半导体一边形成了电子的积累层，而另一边形成了耗尽层。这种情况和反 型异质结不同。对于反型异质结，两种半导体材料的交界面两边都成为耗尽层；而在同型异质结 中，一般必有一边成为积累层。式（9-4）、式（ 9-5）和式（ 9-6）在这种异质结中同样适用。 图9 5 为pp 异质结在热平衡状态时的平衡能带图，其情况与nn 异质结类似。
半导体制造技术第9章-IC制造工艺概况
Figure 9.8
第十九页，共48页。
p-well Formation 1）第二层掩膜 2） P井注入(高能) 3）退火
Boron implant
1 Photoresist
Oxide
n-well
2 p-well 3
p- Epitaxial layer
p+ Silicon substrate
Figure 9.9
Oxide Etch
Scanning ion beam
Photoresist Strip
G
ox S
D
Ion Implantation
G SD
Active Regions
oxygen gate oxide
Oxidation (Gate oxide)
silicon nitride top nitride S GD
第十五页，共48页。
亚微米制造厂的抛光区
Photo courtesy of Advanced Micro Devices
Photo 9.3
第十六页，共48页。
CMOS 制作步骤
COMS技术
COMS是在同一衬
底上制作nMOS和
pMOS晶体管的混 合，简单的COMS反 Input 相器电路图如图 所示。
Figure 9.3 高温炉示意图
第七页，共48页。
尾气
光刻
➢ 光刻的目的是将掩膜版图形转移到覆盖于硅片表面的 光刻胶上。光刻胶是一种光敏的化学物质，它通过 深紫外线曝光来印制掩膜版的图像。
➢ 涂胶/显影设备是用来完成光刻的一系列工具的组合。这
一工具首先对硅片进行预处理、涂胶、甩胶、烘干，然后 用机械臂将涂胶的硅片送入对准及曝光设备。步进光刻机 用来将硅片与管芯图形阵列（掩膜版）对准。在恰当地对 准和聚焦后，步进光刻机进行逐个曝光。 ➢ 光刻工艺的污染控制格外重要，所以清洗装置以及光刻胶 剥离机安排在制造厂的它区域。经过光刻处理的硅片只流 入两个区：刻蚀区和离子注入区。
半导体制备技术
半导体制备技术包括多种技术和工艺，具体如下：
•晶体生长技术。
包括气相生长、液相生长和固相生长等，用于生长高质量、大尺寸的晶体。
•晶圆制备技术。
包括切割、抛光和腐蚀等工艺，用于生产平整、光滑和干净的晶圆。
•刻蚀技术。
包括湿式刻蚀和干式刻蚀两种类型，是将半导体材料表面加工成所需结构的关键工艺。
•沉积技术。
用于在半导体材料表面沉积薄膜，这些薄膜通常由金属、氧化物、硅和氮化物等材料组成，可用于制造电极、隔离层和导电层等。
此外，还有离子注入技术、焊接技术等。
半导体器件的制备工艺与原理解析
半导体器件的制备工艺与原理解析半导体器件是当代电子科技中最重要的一部分，如今是电子产品中的核心部件。
从手机、电脑，到数控机床和汽车，半导体器件无处不在。
在众多的半导体器件中，最重要的是集成电路芯片，关于这些芯片的制备工艺和原理，是半导体制造中最核心的内容。
本文将系统地探讨半导体器件的制备工艺和原理解析。
1. 半导体器件的基本原理半导体器件是一种半导体材料制成的电子元器件，主要包括二极管、三极管、场效应器件、光电池、功率器件和集成电路等。
半导体是一种电阻率介于导体和绝缘体之间的材料。
在导体中，自由电子数量很多，在绝缘体中则很少。
而在半导体中，虽然自由电子较少，但只要具备条件，就可以对电子进行精确控制，从而实现特定的电学性能。
半导体器件的基本原理都与半导体材料中的电子特性有关。
（1）半导体的导电性半导体材料中自由电子与空穴的数量相等，相当于这两种载流子在半导体材料中电中性分布。
但当外部电场或光照作用于半导体材料中时，就会出现电子或空穴的不均匀分布，就形成了导电。
（2）PN结PN结是半导体中最基本的电子器件。
PN结由P区和N区组成，是由两种不同类型的半导体材料在一定工艺条件下融合而成。
在PN结中，P区富电子空穴，N区富电子，两个区域的材料交界处形成一个“结”。
当PN结正向偏压时，此时电子从N型半导体区向P型半导体区移动时，由于其能量足够，就可以跨越PN结，进入P型半导体区，使P型半导体区中的空穴流动向N型半导体区，这就是PN结导通了电流。
反向偏压时，应用电势既不增加P-N结电容的电通量，异物禁带宽度也不发生变化，反向电压也不足以使较宽的带隙内的电子加速到足以穿越禁带，而只是引发一些小电流。
（3）场效应晶体管场效应晶体管(FET)是基于半导体材料的电子器件。
与其他晶体管一样，场效应晶体管可以完成电子放大、开关和滤波等操作。
FET的工作原理是通过控制半导体材料中的载流子数量实现电流的控制。
当电压施加到FET的门极时，半导体材料中的电子数量会受到控制。
半导体材料制备技术
半导体材料制备技术
有逻辑性
摘要：本文重点介绍了半导体材料的制备技术，主要包括物理气相沉积技术(PVD)、化学气相沉积技术(CVD)、液相沉积技术(LPD)、化学沉积技术(ALD)及其结构特点、分子层自组装技术(MLA)、真空内反应技术(VIAR)和磁控溅射技术(Sputtering)等。
由于这些技术的不同工艺特性，能够获得纳米粒子尺寸在5nm～50nm范围内的纳米结构体，具有良好的物理和化学性能。
关键词：半导体材料；制备技术；物理气相沉积；化学气相沉积；液相沉积；化学沉积；分子层自组装；真空内反应；磁控溅射
1.引言
半导体材料的应用已经改变了人类对现代技术的认知，并成为当今社会发展的重要支撑。
半导体材料从冰裂导体发展到太阳能发电、激光外科手术、复杂的航空电子设备等，应用于多个领域，在众多半导体材料中，具有特定性能的纳米半导体材料受到许多研究者的关注。
纳米半导体材料的制备技术是纳米技术研究的重要基础，此外，纳米半导体材料的制备过程也对其最终性能起到决定性的作用。
2.物理气相沉积技术（PVD）
物理气相沉积技术需要一个被称为真空腔的装置，用来将物质以气体的形式进行沉积。
对原料放电，形成离子束。
半导体制程及原理介绍
半导体制程及原理介绍半导体是一种介于导体和绝缘体之间的材料，具有优良的电气特性。
在现代电子技术中，半导体材料被广泛应用于电子器件和集成电路中。
半导体器件的制造过程被称为半导体制程，本文将介绍半导体制程的工艺流程，以及制作半导体器件时涉及到的原理和技术。
半导体工艺流程半导体制程包含多个工序，一般分为六个步骤：1.前工艺：前工艺包含晶圆清洗、分切、抛光和衬底烘烤。
在这一阶段，旨在确保晶圆表面光滑无瑕疵，为后续的工艺提供良好的基础。
2.沉积工艺：沉积工艺主要包括化学气相沉积和物理气相沉积。
这个步骤的主要目的是对晶圆表面进行原子层沉积，形成薄膜，如硅酸盐。
3.光刻工艺：光刻工艺是在晶圆上印刷图案的过程，主要利用紫外光照射。
这个步骤的目的是在晶圆表面添加一层遮光剂，以保护晶圆的某些区域，防止化学腐蚀。
4.蚀刻工艺：蚀刻工艺是“刻蚀”晶圆表面的化学过程，一般利用氢氟酸蚀刻掉不需要的部分。
这个步骤的目的是通过蚀刻去除遮光剂之外的区域，形成所需的结构。
5.离子注入：离子注入工艺是向晶圆表面注入离子，以改变其电学性质。
这个步骤的目的是在特定区域（如接线）注入特定的材料，从而改变半导体的导电性能。
6.后工艺：后工艺包括切割晶圆、清洗、烧结蓝宝石和金属连接。
这个步骤的目的是完成器件的制造过程，并确保器件能够正常工作。
半导体器件的制作原理半导体制程中的制作原理是在半导体材料内部控制杂质浓度，从而控制其导电性能，从而制造高性能的半导体器件。
半导体材料通常分为p型半导体和n型半导体。
p型半导体中掺杂的杂质主要是硼、铝和镓，n型半导体中掺杂的杂质主要是砷、锑和磷。
在p型半导体和n型半导体中，杂质浓度的差异导致了不同的载流子浓度和导电性能。
当p型半导体和n型半导体结合时，形成了PN结构。
在PN结构中存在一个空间电荷区，该区域是导体和绝缘体之间的过渡区域，称为“耗尽层”。
PN结构中的电子可以从n型半导体流向p型半导体，形成电流。
半导体制程简介
半导体制程简介半导体制程是指制造半导体器件所需的一系列工艺步骤和设备。
它是将材料转换为具有特定功能的半导体器件的过程，多数情况下是芯片制造的关键部分。
半导体制程通常分为六个主要步骤：前道工艺、IC 设计、曝光与衬底处理、薄膜沉积、刻蚀与清洗、以及后道工艺。
前道工艺是半导体制程的起始阶段。
在这个阶段，制造商会选择适合的衬底材料（通常是硅），并使用一系列的物理和化学方法准备它，以便于后续的加工。
IC 设计是将半导体器件的功能、结构和电路设计成电子文件的过程。
这些文件将被用于后续的曝光与衬底处理。
曝光与衬底处理是半导体制程的关键步骤之一。
在这个步骤中，使用光刻机将设计好的电子文件投射到光敏材料上，形成模式。
然后，通过化学方法去除暴露的材料，从而得到衬底上的所需结构。
这些步骤会多次重复，以逐渐形成多层结构。
在薄膜沉积阶段，使用化学蒸气沉积（CVD）或物理蒸镀（PVD）等方法将薄膜材料沉积到衬底上。
这些膜层将用于实现器件的不同功能，如导电层、绝缘层和隔离层等。
刻蚀与清洗是将多余的材料从衬底上去除的过程。
使用化学或物理方法，将不需要的材料刻蚀掉，并进行清洗和检查，确保器件的质量和一致性。
后道工艺是半导体制程的最后阶段。
在这个阶段中，制造商会进行结构和线路的连接，以及器件的测试和封装等。
这些步骤将半导体器件转换为实际可用的芯片。
半导体制程是一个复杂而精细的过程。
通过精确的控制和不断的优化，制造商可以获得高质量、高性能的半导体器件。
这些器件在现代技术中发挥着重要的作用，包括计算机、通信设备、消费电子产品等。
因此，半导体制程在推动科技进步和社会发展中扮演着重要的角色。
半导体制程在现代科技领域扮演着极为重要的角色。
随着信息技术的发展和人们对高性能电子设备的需求不断增长，半导体制程成为了现代社会的基石之一。
在这方面，特别值得一提的是摩尔定律。
摩尔定律是一种经验规律，它指出在相同面积上可以容纳的晶体管数量每隔大约18-24个月将翻一番，同时造价也会下降50%。
半导体晶体的制备与结构分析
半导体晶体的制备与结构分析近年来，随着人类社会的不断发展，半导体材料作为一种重要的技术基础材料，其应用范围越来越广泛。
它们被广泛应用于信息技术、能源技术、生命科学、材料科学、环境科学等领域。
而半导体晶体则是半导体材料的基本形态之一，是半导体器件制造的重要材料。
本文将探讨半导体晶体的制备与结构分析。
一、半导体晶体制备的基本步骤半导体晶体的制备通常是通过化学反应或物理沉积等方法获得。
化学反应法包括气相沉积、水热合成、溶胶-凝胶法、有机金属气相化学气相沉积等，物理沉积法包括分子束外延、磁控溅射、镀膜、电镀等。
以下是半导体晶体制备的基本步骤：1.材料的准备：半导体材料的制备需要准备对应的原材料，这些原材料通常是高纯度的化学品。
2.反应体系的构建：构建反应体系是制备半导体晶体的关键步骤，它包括选择适当的反应条件、控制反应温度、反应时间、反应压力等，使得反应体系中成分和反应条件达到最佳状态。
3.晶体生长：晶体生长是将反应体系中的化学物质转化成晶体的过程，可以采用热法、化学气相沉积、液相生长、溶胶-凝胶法等不同的晶体生长方法。
4.晶体清洗和表面处理：制备得到的晶体表面有可能附着着杂质、氧化或其它污染物，所以晶体制备后要进行清洗和表面处理，以获取高纯度的晶体。
二、半导体晶体结构分析的主要方法半导体晶体的结构分析是确定晶体结构的过程，它包括确定晶体的空间群、晶胞参数、原子排列方式等。
下面是半导体晶体结构分析的主要方法。
1. X射线衍射方法：这种方法是目前最常用的晶体结构分析方法之一，通过衍射实验测定晶体的周期性结构，可以确定晶胞参数、空间群和原子位置等信息。
2. 电子衍射方法：电子衍射方法是在透射电子显微镜上进行的晶体结构分析，可以用来研究晶体内部的结构和纳米结构的形成。
3. 红外光谱：红外光谱是一种研究材料分子结构的方法，通过检测不同红外辐射衰减率的差异，可以确定晶体中不同化学键的组成和排列方式。
4. Raman光谱：Raman光谱是一种通过照射晶体表面产生的激光来研究晶体化学键的组成和结构的方法，它可以获得高级有机纳米结构的空间成像。
硅基半导体的制备技术
硅基半导体的制备技术硅基半导体是一种重要的材料，广泛应用于电子器件和集成电路中。
它具有优良的电学性能和稳定性，因此在现代科技领域中扮演着重要的角色。
本文将介绍硅基半导体的制备技术，包括单晶硅的生长、掺杂和薄膜沉积等方面。
一、单晶硅的生长单晶硅是硅基半导体的基础材料，其生长过程需要高纯度的硅原料和特定的生长条件。
目前常用的单晶硅生长方法有Czochralski法和区域熔融法。
Czochralski法是一种常用的单晶硅生长方法。
它通过将高纯度的硅原料放入石英坩埚中，加热至熔化状态后，通过旋转坩埚和拉出晶体的方式，使熔融硅逐渐凝固形成单晶硅。
这种方法可以获得高质量的单晶硅，但生长速度较慢。
区域熔融法是另一种常用的单晶硅生长方法。
它通过在硅片上制作出所需晶体结构的图案，然后在高温下加热硅片，使图案区域的硅熔化并重新凝固形成单晶硅。
这种方法可以实现快速生长，但对硅片的控制要求较高。
二、掺杂技术掺杂是指向硅基半导体中引入杂质，以改变其电学性能的过程。
常用的掺杂技术有扩散法和离子注入法。
扩散法是一种将杂质掺入硅基半导体中的常用方法。
它通过将硅片浸入含有所需杂质的气体或液体中，然后在高温下进行热处理，使杂质扩散到硅片中。
这种方法可以实现较深的掺杂层，但掺杂浓度不易控制。
离子注入法是另一种常用的掺杂技术。
它通过将所需杂质离子加速至高能量，然后注入到硅片中。
这种方法可以实现较浅的掺杂层，并且掺杂浓度易于控制。
但需要进行后续的热处理来激活掺杂杂质。
三、薄膜沉积技术薄膜沉积是指在硅基半导体表面上沉积一层薄膜，用于制备各种器件结构。
常用的薄膜沉积技术有化学气相沉积（CVD）和物理气相沉积（PVD）。
化学气相沉积是一种将气体中的原子或分子沉积到硅基半导体表面上的方法。
它通过在反应室中加热气体混合物，使其分解并沉积到硅基半导体表面上。
这种方法可以实现较高的沉积速率和较好的均匀性。
物理气相沉积是一种将固体材料蒸发或溅射到硅基半导体表面上的方法。
硅基半导体的制备技术
硅基半导体的制备技术硅基半导体是一种重要的材料，在电子行业中有广泛的应用。
它具有优良的电子特性和稳定性，因此被广泛用于集成电路、太阳能电池等领域。
本文将介绍硅基半导体的制备技术，包括单晶硅的生长、掺杂和薄膜沉积等关键步骤。
一、单晶硅的生长单晶硅是硅基半导体的基础材料，其生长过程需要高纯度的硅原料和精密的控制条件。
目前常用的单晶硅生长方法有Czochralski法和区域熔融法。
Czochralski法是一种常用的单晶硅生长方法。
首先，将高纯度的硅原料放入石英坩埚中，加热至高温熔化。
然后，在熔融硅液表面缓慢地降下单晶硅种子，通过旋转坩埚和提升种子的方式，使硅液逐渐凝固形成单晶硅棒。
这种方法生长的单晶硅具有较高的纯度和晶格完整性。
区域熔融法是另一种常用的单晶硅生长方法。
它通过在硅片表面形成一个局部区域的熔融，然后使熔融区域逐渐扩大，最终形成单晶硅。
这种方法可以在硅片上生长大面积的单晶硅，适用于大规模生产。
二、掺杂掺杂是指向单晶硅中引入杂质，改变其电子特性的过程。
常用的掺杂方法有扩散法和离子注入法。
扩散法是一种将杂质从气相或液相扩散到单晶硅中的方法。
首先，在单晶硅表面形成一层薄膜，然后将硅片放入高温炉中，在一定的温度和时间条件下，使杂质从薄膜扩散到单晶硅中。
这种方法可以实现对单晶硅的局部掺杂，用于制备各种器件。
离子注入法是一种将杂质离子注入到单晶硅中的方法。
通过加速器将杂质离子加速到一定能量，然后注入到单晶硅中。
这种方法可以实现对单晶硅的全面掺杂，用于制备集成电路等器件。
三、薄膜沉积薄膜沉积是指在硅基半导体表面沉积一层薄膜，用于改变其表面性质或制备特定的器件结构。
常用的薄膜沉积方法有化学气相沉积（CVD）和物理气相沉积（PVD）。
化学气相沉积是一种将气体中的化学物质在硅基半导体表面发生化学反应，形成薄膜的方法。
通过控制反应条件和气体流量，可以得到不同性质的薄膜，如氧化硅、氮化硅等。
物理气相沉积是一种将固体材料在真空环境下蒸发或溅射到硅基半导体表面形成薄膜的方法。
半导体制备工艺
半导体制备工艺
半导体是一种特殊的材料，是将电路中所需的晶体管和二极管等元件制作在半导体晶片上。
这一类材料可以是金属，如金、银、铜、铝等，也可以是非金属，如硅、锗等。
半导体可以制造成各种不同形状的芯片，用于电子计算机、电视、电话和移动电话等装置上。
半导体的制备工艺，是把一个半导体晶片制造成所需形状的技术。
晶片是由硅和锗两种材料制成的。
硅是一种透明的晶体，其在自然界中存在的比例不到千分之一，它和锗一样是一种单质，但其在晶体结构上与锗不同，因此有很高的化学纯度。
目前一般把硅称为半导体，锗则称为非半导体。
由于硅和锗都具有一种特殊的导电性质，因此它们也被统称为半导体。
制作一块硅晶片所需的原料有：单晶硅、二氧化硅、金属镍或铜等。
在晶片加工中主要使用氧化铝蚀刻液和氧化硅蚀刻液，氧化铝蚀刻液有烧碱和氢氟酸两种。
在硅晶上刻蚀所需的氧化铝蚀刻液主要是烧碱，它可以用工业烧碱或一般工业用氢氧化钠来代替。
—— 1 —1 —。
半导体制程技术简介
• 然后再进行烘烤，使没有被洗掉的光阻变得比较坚硬 而不至于在下一步蚀刻的时候被破坏掉。
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉，是酸蚀刻的 主要任务。
– 蚀刻完毕之后，再将光阻洗去。
• 酸蚀刻要使用到多种酸剂，例如：腐蚀 SiO2需要用氢氟酸(剧毒无比的东东)；去除 光阻需要用到硫酸。
• 铜制程沉积
– Copper Deposition
• 化学气相沉积
– Chemical Vapor Deposition
• Metal Deposition
– 一般来说，采用Physical Vapor Deposition (PVD；物理气相沉积)的方法制作金属薄膜。
– 这里面的金属薄膜包括：Aluminum(铝), Gold (金) and Tungsten(钨)。
2.5 清洗甩干
• Spin Rinse Dry
– 晶园本质上是一种类似于玻璃的东西，很脆、 易碎。任何碰撞都将导致晶园碎裂，所以在半 导体厂使用真空吸盘来抓取晶园。
– 但是即便如此，在防止了晶园碎裂导致的细小 颗粒之后。仍然必须对晶园做经常性的清洗， 以防止细小颗粒残留在晶园的表面上。
• 几乎在每一步的操 作后，都需要对晶 园进行清洗。
– 采用铜导线的困难：
• 当铜和硅接触的时候，会在硅中发生非常快速的扩 散。
• 这种扩散还将改变制作在硅上面半导体三极管的电 学特性，导致三极管失效。
– IBM最终克服了这些困难(Damascene)：
• 采用先做绝缘层，再做铜导线层的方法解决扩散问 题。
• 在制作铜导线层的时候，IBM采用一种铜的多晶体， 进一步限制铜在硅中的扩散。
半导体制程技术简介
薄小外形輪廓封裝 (TSOP)
四方扁平封裝 (QFP)
有引腳晶片塑膠載器 (PLCC)
無引腳晶片載器 (LCC)
44
陶瓷針腳格狀陣列 (Ceramic with Pin Grid Array)
45
球腳格狀陣列之晶片 (Ceramic with Pin Grid Array)
46
晶片直接組於電路板 Chip on Board (COB)
8. 晶圓蝕刻
3.端點移除和 直徑研磨
4.主平面形成
5.晶圓切片
研漿
9. 拋光
研磨台
10. 晶圓檢視
研磨頭 17
晶圓廠(Wafer Fab)
Photo courtesy of Advanced Micro Devices-Dresden, © S. Doering 18
微晶片封裝 (Sample of Microchip Packaging)
G SD
主動區域
氮化矽
上層氮化矽 S GD
氮化矽 沈積
接觸窗
S GD
接觸窗 蝕刻
金屬接觸
dS rGaiDn
金屬沈積
及蝕刻 34
晶片中之金屬層 (Metal Layers in a Chip)
35
微影 Photolithography
36
微影之8個步驟 (Eight Steps of Photolithography)
28
CZ晶體拉升器(CZ Crystal Puller)
29
浮動區域晶體成長 Float Zone Crystal Growth
氣體入口 (鈍氣)
平盤 多晶柱 (矽)
熔解區
活動式
RF
半导体制程及原理介绍
制程及原理概述半导体工业的制造方法是在硅半导体上制造电子元件(产品包括:动态存储器、静态记亿体、微虚理器…等）,而电子元件之完成则由精密复杂的集成电路（Integrated Circuit，简称IC)所组成；IC之制作过程是应用芯片氧化层成长、微影技术、蚀刻、清洗、杂质扩散、离子植入及薄膜沉积等技术，所须制程多达二百至三百个步骤。
随着电子信息产品朝轻薄短小化的方向发展，半导体制造方法亦朝着高密度及自动化生产的方向前进;而IC制造技术的发展趋势，大致仍朝向克服晶圆直径变大，元件线幅缩小，制造步骤增加，制程步骤特殊化以提供更好的产品特性等课题下所造成的良率控制因难方向上前进。
半导体业主要区分为材料（硅品棒）制造、集成电路晶圆制造及集成电路构装等三大类，范围甚广.目前国内半导体业则包括了后二项，至于硅晶棒材料仍仰赖外国进口.国内集成电路晶圆制造业共有11家，其中联华、台积及华邦各有2个工厂，总共14个工厂，目前仍有业者继纸扩厂中，主要分布在新竹科学园区，年产量逾400万片。
而集成电路构装业共有20家工厂,遍布于台北县、新竹县、台中县及高雄市，尤以加工出口区为早期半导体于台湾设厂开发时之主要据点。
年产量逾20亿个.原理简介一般固体材料依导电情形可分为导体、半导体及绝缘体。
材料元件内自由电子浓度(n值）与其传导率成正比。
良好导体之自由电子浓度相当大（约1028个e-/m3），绝缘体n值则非常小（107个e-/m3左右），至于半导体n值则介乎此二值之间。
半导体通常采用硅当导体，乃因硅晶体内每个原子贡献四个价电子，而硅原子内部原子核带有四个正电荷。
相邻原子间的电子对，构成了原子间的束缚力，因此电子被紧紧地束缚在原子核附近,而传导率相对降低.当温度升高时,晶体的热能使某些共价键斯键，而造成传导。
这种不完全的共价键称为电洞，它亦成为电荷的载子.如图1.l(a),(b）于纯半导体中，电洞数目等于自由电子数，当将少量的三价或五价原子加入纯硅中，乃形成有外质的（extrinsic)或掺有杂质的(doped)半导体。
半导体材料制备技术
半导体材料制备技术半导体材料制备技术，是指将原始半导体材料加工和制备成用于电子器件的半导体材料的过程。
随着信息技术的高速发展，半导体材料的需求量不断增加，制备技术也不断更新。
本文将介绍半导体材料制备技术的最新进展，重点介绍三种技术：物理气相沉积（PVD）、化学气相沉积（CVD）和分子束外延（MBE）。
物理气相沉积是一种利用物理方法将气态原料沉积到基底表面的制备技术。
常见的物理气相沉积技术包括蒸镀、溅射和离子束沉积。
其中，蒸镀是最常用的技术之一、该技术通过将原料加热到蒸发温度，使其转变为气态，然后将气态原料沉积到基底上。
溅射技术则是在极低压下使用离子束轰击靶材，使其产生高速离子流，离子流与靶材反应后沉积到基底表面。
离子束沉积技术是一种利用离子轰击的力量将原料沉积到基底表面的技术，能够得到更高的沉积速率和更好的膜质量。
物理气相沉积技术具有制备简单、操作方便、加工速度快的优点，然而在制备过程中往往伴随着较高的沉积温度、较低的膜质量和较少的选择性等缺点。
化学气相沉积是一种利用化学方法将气态原料沉积到基底表面的制备技术。
一般来说，化学气相沉积技术可以分为低压化学气相沉积（LPCVD）和热原子层沉积（ALD）两种。
在LPCVD中，原料气体在真空条件下通过热解反应产生反应物，反应物在基底表面发生化学反应后形成沉积层。
而ALD则是通过原料气体分子和表面化学发生反应，经过一系列的表面反应形成薄膜。
化学气相沉积技术具有沉积速度快、膜质量高、沉积厚度均匀的优点，但也存在成本高、制备复杂等缺点。
不过，随着技术的发展，化学气相沉积技术不断改进，如通过引入催化剂、调整反应条件等手段，提高了技术的稳定性和可靠性。
分子束外延是一种利用高能量分子束将原料沉积到基底上的技术。
该技术通过将原料加热到半导体的熔点，使其成为气态，然后利用分子束炉等设备，加速气态原料成为高速分子束，沉积到基底表面。
分子束外延技术具有沉积速率快、沉积薄膜质量高、能够实现原子级别控制等优点，适合制备高质量的半导体材料。
硅基半导体的制备技术
硅基半导体的制备技术硅基半导体是一种重要的材料，在电子行业中有广泛的应用。
它具有优良的电子特性和稳定性，因此被广泛用于集成电路、太阳能电池等领域。
本文将介绍硅基半导体的制备技术，包括单晶硅的生长、掺杂和薄膜沉积等关键步骤。
一、单晶硅的生长单晶硅是硅基半导体的基础材料，其生长过程需要高纯度的硅原料和精密的控制条件。
目前常用的单晶硅生长方法有Czochralski法和区域熔融法。
Czochralski法是一种常用的单晶硅生长方法。
首先，将高纯度的硅原料放入石英坩埚中，加热至高温熔化。
然后，在熔融硅液表面悬挂一根带有小晶种的单晶硅棒，通过旋转和提升下降的方式，逐渐拉出单晶硅棒。
在拉出的过程中，控制温度和拉速，使得硅液逐渐凝固形成单晶硅。
区域熔融法是另一种常用的单晶硅生长方法。
它通过在硅片上制造一定的掺杂区域，然后加热整个硅片，使得掺杂区域熔化。
随后，通过控制温度梯度，使得熔融区域逐渐移动，最终形成单晶硅。
二、掺杂掺杂是指向硅基半导体中引入杂质，以改变其电子特性。
常用的掺杂方法有扩散法和离子注入法。
扩散法是一种常用的掺杂方法。
它通过将硅片放入含有掺杂材料的气氛中，加热至高温，使得掺杂材料扩散到硅片中。
掺杂材料可以是五价元素如磷或三价元素如硼，通过控制温度和时间，可以控制掺杂的浓度和深度。
离子注入法是另一种常用的掺杂方法。
它通过将掺杂材料的离子注入到硅片中，使得掺杂材料与硅原子发生置换。
离子注入法具有高精度和可控性，适用于制备高精度的器件。
三、薄膜沉积薄膜沉积是指在硅基半导体表面沉积一层薄膜，用于制备各种器件结构。
常用的薄膜沉积方法有化学气相沉积（CVD）和物理气相沉积（PVD）。
化学气相沉积是一种常用的薄膜沉积方法。
它通过将气体中的前驱体在高温下分解，生成沉积物质并沉积在硅基半导体表面。
化学气相沉积具有高沉积速率和均匀性好的特点，适用于大面积薄膜的制备。
物理气相沉积是另一种常用的薄膜沉积方法。
它通过将金属或合金材料蒸发或溅射到硅基半导体表面，形成薄膜。
半导体制作工艺流程
半导体制作工艺流程半导体制作工艺流程是指将半导体材料加工成电子器件的一系列工艺步骤。
半导体器件广泛应用于电子产品和通信领域，其制作工艺的精细程度对器件性能有着重要影响。
下面将介绍一般的半导体制作工艺流程。
1. 半导体材料选择与准备半导体材料通常选用硅(Si)或砷化镓(GaAs)等材料。
在制作过程中，需要从纯度高的单晶硅或高纯度的砷和镓等原料开始，通过化学方法或物理方法制备出所需的半导体材料。
2. 晶圆制备晶圆是半导体材料的基片，制作工艺的第一步是将半导体材料加工成晶圆。
通常采用切割硅棒的方法，将硅棒切割成薄片，然后进行化学机械抛光等处理，得到表面平整的晶圆。
3. 清洗与去除杂质在制作过程中，晶圆表面会附着一些杂质，如尘埃、氧化物和有机物等。
清洗是为了去除这些杂质，保证晶圆的表面洁净。
常用的清洗方法包括化学清洗和热酸清洗等。
4. 晶圆表面处理晶圆表面处理是为了形成特定的结构和层，常用的方法有扩散、离子注入、溅射等。
其中，扩散是通过高温加热将掺杂物扩散到晶圆表面，形成特定的电子掺杂浓度分布；离子注入是将掺杂离子注入晶圆表面，改变其电子性质；溅射是利用高能离子轰击晶圆表面，使其表面原子沉积形成特定结构和层。
5. 光刻与光刻胶光刻是将芯片上的图形投射到光刻胶上，在光刻胶上形成图形。
光刻胶是一种对紫外光敏感的聚合物，通过紫外光照射、显影等步骤，可以形成所需的图形。
6. 离子蚀刻与湿法蚀刻离子蚀刻是利用高能离子轰击晶圆表面，使其表面原子沉积形成特定结构和层。
湿法蚀刻是通过特定的化学液体，将晶圆表面的非遮蔽区域溶解掉，形成所需的结构。
7. 金属沉积与蚀刻金属沉积是将金属沉积在晶圆表面，形成导线、电极等结构。
常用的金属沉积方法有物理气相沉积、化学气相沉积和电镀等。
蚀刻是将多余的金属去除，使得只有所需的结构。
8. 封装与测试半导体器件制作完成后，需要进行封装和测试。
封装是将芯片封装在塑料或陶瓷封装体内，以保护芯片并方便与外部电路连接。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
M2
Al•Cu
W-Plug
n+ p+ p+ STI P-Well N-Well P-Epi P-Wafer
材料科學與工程學系 n-, LDD 義守大學 – 助理教授 劉文仁
Etch Terminology
• • • • • • • • Etch rate Selectivity Etch uniformity Etch profile Wet etch Dry etch RIE Endpoint
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Gate Mask Alignment
Gate Mask
Photoresist Polysilicon STI P-Well
材料科學與工程學系 義守大學 – 助理教授 劉文仁
USG
Gate Mask Exposure
Gate Mask
Photoresist Polysilicon STI P-Well
材料科學與工程學系 義守大學 – 助理教授 劉文仁
USG
Etch Polysilicon, Continue
Gate Oxide Polysilicon
PR STI P-Well
材料科學與工程學系 義守大學 – 助理教授 劉文仁
USG
Strip Photoresist
Gate Oxide Polysilicon
STI P-Well
材料科學與工程學系 義守大學 – 助理教授 劉文仁
USG
Ion Implantation
Dopant Ions, As+ Gate Oxide
Polysilicon
STI
n+
P-Well
n+
USG
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Source/Drain
Rapid Thermal Annealing
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Outline
• • • • • Introduction Terminology Wet and dry etch Plasma basics Plasma etch processes
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Definition of Etch
Anisotropic, tapered
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Etch Profiles
PR Film PR Film Substrate PR Film
Substrate Undercut, reversed foot PR Film Substrate Undercut, I-beam
NU(%) = (Emax - Emin)/ 2Eave Emax = Maximum etch rate measured Emin = Minimum etch rate measured Eave = Average etch rate
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Selectivity
d
t (Å/min)
d = d0 - d1 (Å) is thickness change and t is etch time (min)
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Etch Rate
thickness change after etch
Etch rate
=
etch time
E1 S= E2
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Selectivity
• Selectivity of BPSG to Poly-Si: E2
PR BPSG Gate SiO2
材料科學與工程學系 義守大學 – 助理教授 劉文仁
S =
E1 E2
Poly-Si
Si
E1
Selectivity
Gate Oxide Polysilicon Gate
STI
n+
P-Well
n+
USG
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Source/Drain
Wafer Process Flow
Materials IC Fab Metallization Wafers Thermal Processes Masks Photolithography Design
Etch Uniformity
• Etch uniformity is a measure of the process repeatability within the wafer (WIW) and wafer to wafer (WTW) • Thickness measurements are made before and after etch at different points • More measure points, higher the accuracy • Standard deviation definition are normally used • Different definitions give different results
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Etch Rate
Etch rate measures of the how fast the material is removed from wafer surface.
d0
d
d1
Before etch
Etch Rate =
After etch
x
x1 x 2 x 3 x N N
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Max-Min Uniformity
Etch non-uniformity (NU) can be calculated by using following equation (called Max-Min uniformity, good for classroom exercise):
•Replaced by plasma etch for all patterned etch
材料科學與工程學系 義守大學 – 助理教授 劉文仁
CMOS Cross-Section
Passivation 2 Passivation 1 W ILD-2, USG Metal 1, Al•Cu ILD-1, BPSG USG n+ Nitride Oxide
PE-TEOS PSG film, 1 minute in 6:1 BOE at 22 ° C,
Before etch, t = 1.7 mm, After wet etch, t = 1.1 mm 17000-11000 ------------/min
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Chapter 9, Etch
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Objectives
Upon finishing this course, you should able to: • Familiar with etch terminology • Compare wet and dry etch processes • List four materials need to be etched during IC processing and list the main dry etch etchants • Describe etch process in IC fabrication • Become aware of hazards in etch processes
• Selectivity is the ratio of etch rates of different materials. • Very important in patterned etch • Selectivity to underneath layer and to photoresist
材料科學與工程學系 義守大學 – 助理教授 劉文仁
Loading Effects: Micro Loading
• Smaller hole has a lower etch rate than the larger holes • Etchants are more difficult to pass through the smaller hole • Etch byproducts are harder to diffuse out • Lower pressure can minimize the effect. • Longer MFP, easier for etchants reaching the film and for etch byproducts to get out
材料科學與工程學系 義守大學 – 助理教授 劉文仁
= 200: 1
Etch Profiles
PR Film PR Film Substrate PR Film
Substrate
PR
Anisotropic
PR Film PR Film Substrate PR Film
Isotropic
PR Substrate Anisotropic, Undercut
• • • • Process that removes material from surface Chemical, physical or combination of the two Selective or blanket etch Selective etch transfers IC design image on the photoresist to the surface layer on wafer • Other applications: Mask making, Printed electronic board, Artwork, etc.