专用集成电路教学课件第三章
合集下载
集成电路科学与工程导论 第三章 集成电路晶体管器件
发展趋势-摩尔定律
「按比例缩小定律」（英文：Scaling down）“比例缩小”是指，在电场 强度和电流密度保持不变的前提下，如果MOS-FET的面积和电压缩小到 1/2，那么晶体管的延迟时间将缩短为原来的1/2，功耗降低为原来的1/2。 晶体管的面积一般为栅长(L)乘以栅宽(W)，即尺寸缩小为原来的0.7倍：
仅变得越来越小，在器件结构和材料体系上也经过了多次重大变革
集成电路器件发展趋势
国际半导体技术蓝图（International Technology Roadmap for Semiconductors，ITRS）
目录
一．晶体管器件概述 二．金属-氧化物-半导体场效应晶
体管技术 三．绝缘体上晶体管技术 四．三维晶体管技术 五．其他类型晶体管器件
环栅场效应晶体管
「环栅场效应晶体管」（英文：GAAFET） 技术的特点是实现了栅极对沟道的四面包 裹，源极和漏极不再和基底接触，而是利 用线状或者片状（平板状）的多个源极和 漏极垂直于栅极横向放置，实现MOSFET 的基本结构和功能
栅极G
栅极G
硅
硅 (a)
纳米线
硅 (b)
纳米片
平面型 垂直型
互补场效应管
栅极G
n+
e-
n+
p-衬底 (a)
栅极G
n+
e-
n+
氧化物埋层（BOX）
p-衬底 (b)
优势：氧化物埋层降低了源极和漏极之间的寄生电容，大幅降低了会影响器件 性能的漏电流；具有背面偏置能力和极好的晶体管匹配特性，没有闩锁效应， 对外部辐射不敏感，还具有非常高的晶体管本征工作速度等；
挑战：存在一定的负面浮体效应；二氧化硅的热传导率远远低于硅的热传导率 使它成为一个天然“热障” ，引起自加热效应；成本高昂。
第3章-MOS集成电路器件基础
第三章 MOS集成电路器件基础
假定有一NMOS管， W=3 μm, L=2 μm, 在恒流区则有:
UGS 2V
ID
K 2
W L
(U
GS
UTH
)2
1 2
73A /V
2
3m 2m
(2V
0.7V
)2
93A
若UGS=5 V, 则
ID
1 2
73A/V
2
3m 2m
(5V
0.7V
)2
1.0mA
第三章 MOS集成电路器件基础
由于源漏结的横向扩散， 栅源和栅漏有一重叠长度为 LD， 所以导电沟道有效长度(Leff)将小于版图中所画的 导电沟道总长度。 我们将用L表示导电沟道有效总长 度Leff， 图3 - 1中W表示沟道宽度。 在今后的学习中， 我们将会发现， 宽长比(W/L)和氧化层厚度tox这两个参 数对MOS管的性能是多么重要。 而MOS技术发展中的 主要推动力就是在保证电性能参数不下降的前提下， 一代一代地缩小沟道长度L和氧化层厚度tox。
第三章 MOS集成电路器件基础
G 多晶硅 D
S
氧化 层
W
N＋ P型 衬 底
Leff
N＋
Ldra wn
LD
图3 - 1 NMOS管的简化结构
第三章 MOS集成电路器件基础
3.1.2 N阱及PMOS 为了使MOS管的电流只在导电沟道中沿表面流动
而不产生垂直于衬底的额外电流， 源区、 漏区以及沟 道和衬底间必须形成反偏的PN结隔离， 因此， NMOS 管的衬底B必须接到系统的最低电位点(例如“地”)， 而PMOS管的衬底B必须要接到系统的最高电位点(例如 正电源UDD)。 衬底的连接如图3 - 2(a)、 (b)所示。
第3章 集成电路运算放大电路
上一页 下一页 返回
3.2集成运算放大电路简介
2.理想集成运放的两个重要结论
(1)因rid→∞有i+≈i-≈0，即理想运放两个输入端的输 入电流近似为零。 (2)因Auo→∞，故有u+≈u-即理想运放两个输入端的电 位近似相等。
请看动画
下一页 返回
3.2集成运算放大电路简介
3.集成运放的传输特性
上一页 下一页 返回
3.1 差分放大电路
3.动态特性
(1)差模特性 电路的两个输入端各加上一个大小相等、极性相反的 电压信号，称为差模输入方式。此时，uIl =uI /2，uI2 = - uI /2，若用uID 表示差模输入信号，则有uID =uI1 –uI2。 在差模输入信号作用下，差动放大电路一个管的集电极电 流增加，而另一管的集电极电流减少，使得uO1 和uO2 以相 反方向变化，在两个输出端将有一个放大了的输出电压 uO 。 这说明，差动放大电路对差模输入信号有放大作用。
1．通用型 2．低功耗型 3．高精度型 4．高阻型
上一页 下一页 返回
3.2集成运算放大电路简介
3.2.5 理想运算放大器
1.理想集成运放的特性
（1）开环电压放大倍数Aod = ∞ ；
（2）差模输入电阻rid = ∞ ； （3）输出电阻ro =0；
（4）共模抑制比KCMR = ∞ ；
（5）输入偏置电流IB1 =IB2 =0。
请看例题
下一页 返回
3.3集成运算放大器的基本运算电路
3.3.2 同相比例运算电路
如图3－7所示，输入信号ui经外接电阻R2送到同相输入 端，而反相输入端通过电阻R1接地。反馈电阻RF跨接在输出 端和同相输入端之间，形成电压串联负反馈。
《集成电路设计导论》课件
IC设计的测试和验证
探讨IC设计的测试和验证技术， 以确保设计的正确性和可靠性。
总结与展望
集成电路设计的现状与未来趋势
总结集成电路设计的现状并展望未来的发展趋 势，如人工智能芯片和物联网应用。
集成电路设计中的挑战与机遇
探讨集成电路设计中面临的挑战和机遇，如功 耗优化和设计验证等。
《集成电路设计导论》 PPT课件
这是一套《集成电路设计导论》的PPT课件，针对集成电路的概念、分类和历 史发展等主题进行介绍，通过丰富的内容和精美的图片，让学习更加生动有 趣。
第一章：集成电路概述
集成电路的定义
介绍集成电路的基本概念和定义，以及其在电子领域中的重要作用。
集成电路的分类
分析不同类型的集成电路，包括数字集成电路、模拟集成电路和混合集成电路。
探讨集成电路设计中常用的仿真 技术，如时序仿真、噪声仿真和 功耗仿真等。
CMOS工艺的基本原理和特点，以及其在集成电路设计中的应用。
2
CMOS电路设计基础
讨论CMOS电路设计的基本原则和技巧，包括逻辑门设计和布局。
3
CMOS电路的布局与布线
解释CMOS电路布局与布线的重要性，以及如何进行最佳布局和布线。
第五章：模拟电路设计
模拟电路设计基础
介绍模拟电路设计的基本原理和 技术，包括信号放大、滤波和稳 压等。
模拟电路的建模与仿真
讨论模拟电路的建模方法和仿真 技术，以验证电路设计的准确性 和性能。
模拟电路的测试和调试
探讨模拟电路的测试和调试方法， 以保证电路的可靠性和稳定性。
第六章：数字电路设计
1
数字电路的逻辑设计
第四章：数模转换电路设计
数模转换电路的种类
电子技术第三章集成电路-107页精品文档
3.1 集成运放的简介
集成电路简介
*集成电路:是把整个电路的各个元件以及相互之间的联接 同时制造在一块半导体芯片上, 组成一个不可分的整体。 *集成运算放大器:是一种具有很高放大倍数的多级直接耦 合放大电路。是发展最早、应用最广泛的一种模拟集成电 路。 *集成电路优点:工作稳定、使用方便、体积小、重量轻、 功耗小,可靠性高、价格低。 *集成电路分类：模拟集成电路、数字集成电路；小、中、 大、超大规模集成电路；
A u d u i1 1 u o u i2 d 2 u u o 1 i1 2 i i b b R R b c / R r b / L e 2 R R b c /r R b / Le
输入和输出方式
1. 双端输入、双端输出:输入输出端没有接地.
(1)差模电压放大倍数 :
Aud1
(Rc
//
RL 2
Rb rbe
)
+ V CC
Rc + uo - Rc
(2)共模电压放大倍数
Rb T1
+
u-o 1
RL
+
u-o 2
T2 Rb
Auc 0
+
(3)差模输入电阻
u i1
R i d 2R brbe
3.3 差动放大电路
典型结构与原理
*原理分析要点:(1)差分放大电路的静态和动态计算方法与
基本放大电路基本相同。为了使差分放大电路在静态时,其
输入端基本上是零电位，将Re从接地改为接负电源－VEE。 (2)分析方法要注意2个等效关系:①对每个三极管Re等效2
倍Re,②差模输入的虚地问题.
+ V CC
集成电路讲义设计基础Ch03
此处加标题
集成电路设计基础 Ch03
眼镜小生制作
华•侨•大•学
• 专用集成电路系统实验室
第3章 IC制造工艺
3.1 外延生长 3.2 掩膜制作
3.3 光刻
3.4 刻蚀
3.5 掺杂
3.6 绝缘层形成
3.7 金属层形成
2021/1/15
2
华•侨•大•学
• 专用集成电路系统实验室
3.1 外延生长(Epitaxy)
将初缩版装入步进重复照相机, 进一步缩小到 22 cm2或3.53.5 cm2, 一步一幅印到铬(Cr)板 上, 形成一个阵列.
2021/1/15
不同的外延工艺可制出不同的材料系统.
2021/1/15
3
华•侨•大•学
• 专用集成电路系统实验室
液态生长(LPE: Liquid Phase Epitaxy)
LPE意味着在晶体衬底上用金属性的溶液形成一 个薄层。在加热过的饱和溶液里放上晶体,再把 溶液降温,外延层便可形成在晶体表面。原因在 于溶解度随温度变化而变化。
2021/1/15
6
华•侨•大•学
• 专用集成电路系统实验室
金属有机物气相外延生长
（MOVPE: Metalorganic Vapor Phase Epitaxy）
III-V材料的MOVPE中，所需要生长的III， V族元素的源材料以气体混和物的形式 进入反应炉中已加热的生长区里，在 那里进行热分解与沉淀反应。
LPE是最简单最廉价的外延生长方法.在III/IV族 化合物器件制造中有广泛的应用.但其外延层的 质 量 不 高 . 尽 管 大 部 分 AlGaAs/GaAs 和 InGaAsP/InP器件可用LPE来制作, 目前, LPE逐渐 被VPE, MOCVD, MBE法代替.
集成电路设计基础 Ch03
眼镜小生制作
华•侨•大•学
• 专用集成电路系统实验室
第3章 IC制造工艺
3.1 外延生长 3.2 掩膜制作
3.3 光刻
3.4 刻蚀
3.5 掺杂
3.6 绝缘层形成
3.7 金属层形成
2021/1/15
2
华•侨•大•学
• 专用集成电路系统实验室
3.1 外延生长(Epitaxy)
将初缩版装入步进重复照相机, 进一步缩小到 22 cm2或3.53.5 cm2, 一步一幅印到铬(Cr)板 上, 形成一个阵列.
2021/1/15
不同的外延工艺可制出不同的材料系统.
2021/1/15
3
华•侨•大•学
• 专用集成电路系统实验室
液态生长(LPE: Liquid Phase Epitaxy)
LPE意味着在晶体衬底上用金属性的溶液形成一 个薄层。在加热过的饱和溶液里放上晶体,再把 溶液降温,外延层便可形成在晶体表面。原因在 于溶解度随温度变化而变化。
2021/1/15
6
华•侨•大•学
• 专用集成电路系统实验室
金属有机物气相外延生长
（MOVPE: Metalorganic Vapor Phase Epitaxy）
III-V材料的MOVPE中，所需要生长的III， V族元素的源材料以气体混和物的形式 进入反应炉中已加热的生长区里，在 那里进行热分解与沉淀反应。
LPE是最简单最廉价的外延生长方法.在III/IV族 化合物器件制造中有广泛的应用.但其外延层的 质 量 不 高 . 尽 管 大 部 分 AlGaAs/GaAs 和 InGaAsP/InP器件可用LPE来制作, 目前, LPE逐渐 被VPE, MOCVD, MBE法代替.
专用集成电路课件第三章
//2输入与门模块
//顶层模块， //模块的调用
3
Microelectronics School Xidian University
11/18/2014
如果同一个模块在当前模块中被调用几次，则需要用不同的实例名加以标 识，但可在同一条模块调用语句中被定义，只要各自的实例名和端口名列表 相互间用逗号隔开即可。基本语法格式是： 模块名 <参数值列表> 实例名1（端口名列表1）， <参数值列表> 实例名2（端口名列表2）， ．．．．．． <参数值列表> 实例名n（端口名列表n）； 在上面的格式当中，模块名就是被调用的模块，参数值列表是可选项，实 例名代表生成的模块实例，实例名必须各不相同，端口列表指明了模块实例
2
11/18/2014
例3.3-1 一个简单的模块调用的例子。
module and_2(a,b,c); input a,b; output c; assign c=a&b; endmodule
module logic(in1,in2,q); input in1,in2; output q; and_2 U1(in1,in2,q); endmodule
Microelectronics School Xidian University
11/18/2014
当需要对同一个模块进行多次调用时，还可以采用阵列调用的方式对模块 进行调用，其中阵列调用的语法格式如下：
<被调用模块名><实例阵列名>[阵列左边界：阵列右边界](<端口连接表>)；
其中“阵列左边界”和“阵列右边界”是两个常量表达式，它们用来指定 调用后生成的模块实例阵列的大小。
7
第3章(309)教材配套课件
第3章 集成逻辑门
下降时间tf ：晶体三极管的集电极电流ic从0.9Ics开始， 下降到0.1Ics所需要的时间。产生的原因是，三极管脱离 饱和时，集电结开始由正偏转向反偏，基区存储电荷开始
消散，使集电极电流随之减少，下降至0。这段下降过程 所需的时间就为下降时间tf。
晶体三极管的开启时间ton和关闭时间toff的总和称为三 极管的开关时间。一般为几到几十毫微秒量级。由上述定
义看出，td、tr、ts、tf这四个时间参数都是以集电极电流 的变化情况来测定的。通常，td较小，ts随饱和深度而变 化。当饱和较深时，与td、tr和tf 相比，ts时间最长，成为 影响工作速度的主要因素。
第3章 集成逻辑门
3.1.3 关于高低电平的概念及状态赋值 1.关于高低电平的概念 电位指绝对电压的大小，电平指一定的电压范围。高电
IF
UF RL
第3章 集成逻辑门 图3－1－4 二极管的动态开关特性
第3章 集成逻辑门
在t1时，UI突然从+UF变为-UR。在理想情况下，二极管 将立刻转为截止，电路中应只有很小的反向电流。但实际情
况是，二极管并不立刻截止，而是先由正向的IF变到一个很 大的反向电流IR=UR／RL，这个电流维持一段时间ts后才开 始逐渐下降，再经过tt后，下降到一个很小的数值0.1IR，这 时二极管才进入反向截止状态，如图3－1－5所示。
似等于 I cs VCC / RC 。通常饱和压降 Vces 很小，约为 0.3V，这时管子
内阻很小，仅几欧到几十欧，晶体管 C、E 之间相当于开关闭合。
第3章 集成逻辑门
在饱和型开关电路中，稳态时，当 VI=VIL 时，晶体管稳定工作在截止
状态；当 VI=VIH 时，晶体管稳定工作在饱和状态，S iB / I B S 称为饱和系
第3章(7) 教材配套课件
．
第3章 集成运算放大电路及其应用
把 I o ≈ I E2 ， I R ≈ I E1 代入 I E2 ≪ I E1 得 I o ≪ I R 。正
确地选取 R e2 的值，可以使 I o 达到微安量级，而此时I R 仍 然很大，所以限流电阻 R = ( U CC - U BE1 )/ I R 不会太大。可 见，该电路能够在 R 不太大的条件下，获得微小的输出电 流。
第3章 集成运算放大电路及其应用
2. 差分放大电路的主要指标 (1)差模电压放大倍数 A u d ：指在差模输入信号作用下， 产生输出电压 U od 与差模输入电压 U id 之比，即
(2)共模电压放大倍数 A u c :指在共模输入信号作用下， 产生输出电压 U oc 与差模输入电压 U ic 之比，即
阻、低输出电阻、能够抑制温漂的直接耦合的多级高增益放 大电路。从外部来看，其结构特点为两个输入端，分别为同 相输入端和反相输入端，其中同相和反相是指运放的输入电 压与输出电压之间的相位关系。其中同相输入端用 u P 表示， 反相输入端用 u N 表示，输出电压用 u o 表示，均以地为公 共端。从内部来看，集成运放常由输入级、中间级、输出级 和偏置电路四部分组成，如图 3－1 所示。
．
第3章 集成运算放大电路及其应用
图 3－7 有源负载共射放大器
第3章 集成运算放大电路及其应用
3. 1. 4 集成运算放大器简介 如前边所述，集成运放是一种高电压增益、高输入电阻
和低输出电阻的多级直接耦合放大电路。它的类型很多，电 路也不一样，但结构具有共同之处，均由输入级、中间级、 输出级和偏置电路四个单元组成。此外还有一些辅助环节， 如电平移动电路、过载保护电路以及高频补偿电路等
第3章 集成运算放大电路及其应用
第3章 集成运算放大电路及其应用
把 I o ≈ I E2 ， I R ≈ I E1 代入 I E2 ≪ I E1 得 I o ≪ I R 。正
确地选取 R e2 的值，可以使 I o 达到微安量级，而此时I R 仍 然很大，所以限流电阻 R = ( U CC - U BE1 )/ I R 不会太大。可 见，该电路能够在 R 不太大的条件下，获得微小的输出电 流。
第3章 集成运算放大电路及其应用
2. 差分放大电路的主要指标 (1)差模电压放大倍数 A u d ：指在差模输入信号作用下， 产生输出电压 U od 与差模输入电压 U id 之比，即
(2)共模电压放大倍数 A u c :指在共模输入信号作用下， 产生输出电压 U oc 与差模输入电压 U ic 之比，即
阻、低输出电阻、能够抑制温漂的直接耦合的多级高增益放 大电路。从外部来看，其结构特点为两个输入端，分别为同 相输入端和反相输入端，其中同相和反相是指运放的输入电 压与输出电压之间的相位关系。其中同相输入端用 u P 表示， 反相输入端用 u N 表示，输出电压用 u o 表示，均以地为公 共端。从内部来看，集成运放常由输入级、中间级、输出级 和偏置电路四部分组成，如图 3－1 所示。
．
第3章 集成运算放大电路及其应用
图 3－7 有源负载共射放大器
第3章 集成运算放大电路及其应用
3. 1. 4 集成运算放大器简介 如前边所述，集成运放是一种高电压增益、高输入电阻
和低输出电阻的多级直接耦合放大电路。它的类型很多，电 路也不一样，但结构具有共同之处，均由输入级、中间级、 输出级和偏置电路四个单元组成。此外还有一些辅助环节， 如电平移动电路、过载保护电路以及高频补偿电路等
第3章 集成运算放大电路及其应用