双四选一数据选择器74HC153的级联分析及研究
74LS153译码器组合逻辑电路设计案例分析
74LS153译码器组合逻辑电路设计案例分析1、逻辑电路：D3、D2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y 为数据输出端，ST 为使能端，又称选通端，输入低电平有效。
下图7.10为74LS153 管脚排列示意图。
该芯片中存在两个4选1数据选择器。
2Y92C0102C1112C2122C313A 14B 2~1G 11Y71C061C151C241C33~2G15图7.10 74LS153 管脚排列表7.5为74LS153的功能表。
当使能端G 有效时，输出等于地址信号A 、B 所选择的数据信号。
可得输出函数表达式为：3322110C m C m C m C m Y o +++=。
对于一个n 选1的数据选择器，其输出函数为：n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出：∑-===++=1200...n i ii n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。
对照函数表达式和相应的数据选择器输出函数表达式，可以实现用数据选择器来表示逻辑函数。
实现步骤：(1)根据函数变量选择合适的数据选择器，一般变量个数n 个，选择2n 选1的数据选择器。
(2)将被表示的函数转换成标准与或表达式。
(3)写出选择的数据选择器的输出函数。
(4)对比两函数，使数据选择器的地址端和函数变量一一对应（高位对高位），表达式中出现的最小项相应的输入数据C 为1，否则为0。
(5)画逻辑电路图。
例:用数据选择器和门电路实现AC AB Y +=的组合逻辑电路。
(1) 选择数据选择器：选8选1数据选择器74LS151。
(2) 标准与或表达式756m m m ABC C B A C AB AC AB Y '+'+'=++=+=' (3)写出数据选择器输出函数776655443322110C m C m C m C m C m C m C m C m Y o +++++++=(4)对照上述两表达式，令A=A2，B=A1，C=A0，则n n m m '=，所以，C 0=C 1=C 2=C 3=C 4=0；C 5=C 6=C 7=1。
数据选择器及其应用实验报告
数据选择器及其应用实验报告数据选择器及其应用实验报告引言：数据选择器是数字电路中常见的一种基本逻辑电路元件，它用于从多个输入信号中选择一个输出信号。
在本次实验中，我们将通过设计和搭建一个数据选择器电路，并探讨其在实际应用中的潜力和限制。
一、实验目的本次实验的主要目的是通过搭建一个4位数据选择器电路，掌握数据选择器的原理和工作方式，并且了解其在数字电路中的应用。
二、实验器材和材料1. 电路模拟软件：我们选择了Multisim作为实验中的电路模拟软件，它可以帮助我们方便地进行电路设计和模拟。
2. 逻辑门芯片：我们使用了74LS153作为数据选择器的逻辑门芯片，它具有两个4-输入、1-输出的数据选择器。
3. 连接线、电源等辅助材料。
三、实验步骤1. 根据74LS153的逻辑图和引脚功能图，连接电路。
我们将两个74LS153芯片并联，以扩展数据选择器的位数，从而实现4位数据选择器。
2. 使用Multisim软件，设计并搭建电路。
根据74LS153的引脚功能图，将芯片的输入端与信号源相连，输出端与LED灯相连，以便观察电路的输出情况。
3. 对电路进行仿真测试。
通过Multisim软件，输入不同的数据信号，观察LED 灯的亮灭情况，并记录下来。
4. 分析和总结实验结果。
根据实验数据和观察结果，我们将对数据选择器的工作原理和应用进行分析和总结。
四、实验结果与分析在实验中，我们输入了不同的数据信号，观察到LED灯的亮灭情况与输入信号的变化相对应。
这验证了数据选择器的正确工作，并且证明了其在数字电路中的应用潜力。
然而，我们也发现了一些限制和局限性。
首先，数据选择器的位数限制了它能够处理的输入信号的数量。
在本次实验中，我们使用了4位数据选择器，因此只能选择4个输入信号中的一个。
如果需要选择更多的输入信号，我们需要使用更多的数据选择器进行级联。
此外，数据选择器的速度也是一个重要的考量因素。
在实际应用中，我们需要根据具体的需求选择适合的数据选择器，以确保其能够满足系统的时序要求。
学习用数据选择器构成组合逻辑电路的方法试验任务1
4、用Multisim8进行仿真，并在实验仪器 上实现。
实验原理
数据选择器又称多路转换 器或多路开关，其功能是 在地址码电位的控制下， 从几个数据输入中选择一 个并将其送到一个公共输 出端。数据选择器的功能 类似一个多掷开关，如图 3.6.1所示，图中有四路数 据D0 ～ D3通过选择控制 信号A1、A0（地址码）从 四路数据中选中某一路数 据送至输出端Y。
解：设A为被减数，B为减数，C为来自低位的借位，S为 差，C0为向高位的借位。根据题意写出真值表为
根据真值表，化简得到逻辑函数分别为
S ABC ABC ABC ABC (AB)C (AB)C (AB)C (AB)C
令 A1 A, A0 B, 1Y S,1D0 1D3 C,1D1 1D2 C 则 S A1 A0D0 A1 A0 D1 A1 A0D2 A1 A0 D3
实验报告要求
1、列写实验任务的设计过程，画出设计的 逻辑电路图，并注明所用集成电路的引脚 号。
2、拟定记录测量结果的表格。 3、总结74LS153、74LS151的逻辑功能和
特点。 4、总结用数据选择器实现组合逻辑电路的
方法。
预习要求
1、复习组合逻辑电路的分析方法及设计方 法。
A1A0＝01 则选择D1数据到输出端，即Q=D1， 其余类推。
2、八选一数据选择器74LS151
74LS151为8选1数据
选择器，集成芯片引
脚排列如图3.6.3，功 能如表3.6.2所示。
选择控制端（地址端）
为A2～A0，按二进制
译码，从8个输入数据
D0～D7中，选择一个 需要的数据送到输出
数字电路实验报告-4选1数据选择器及其应用
电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。
数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。
图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。
该电路有4路输入数据和为地址输入。
为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。
如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。
其中,是通过4选1数据选择器的使能控制端接入的。
由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。
图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。
图7-5所示为引脚图。
每一个4选1数据选择器都设置了一个使能控制端。
两个4选1数据选择器共享地址输入端。
图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。
实验数据记录在表7-1。
验证74HC153的逻辑功能。
图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。
实验数据记录在表2。
验证电路的逻辑功能。
表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
数据选择器实验报告.docx
实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。
(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。
(3) 用双4选1数据选择器74LS153 设计出一个全加法器。
二、实验设备数字电路实验箱，74LS00，74LS153。
三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。
74LS153含有两个4选1数据选择器，其中A0和A1为芯片的公共地址输入端，Vcc 和GND分别为芯片的公共电源端和接地端。
Figure1为其管脚图：Figure 11Q=A1A01D0+A1A0?1D1+A1A0?1D2+A1A0?1D32Q=A1A02D0+A1A0?2D1+A1A0?2D2+A1A0?2D3按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。
利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
思路：由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。
而公共的A0、A1两个地址输入端和S使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端Dx 中。
本实验可以降一维，也可以降两位。
由于两位比较复杂，本实验选择使用降一维的方式。
做法：画出如应用题中实现所需功能的卡诺图：将D 降到数据输入端中。
对应的卡诺图如下：其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。
电路如Figure 3所示（图中Cx 即Dx，后面的图均为如此）：Figure 3(3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
数电实验报告 数据选择器及其应用
实验2实验报告数据选择器及其应用一、实验目的1.了解组合逻辑电路的设计步骤、分析方法和测试方法；2.掌握数据选择器的工作原理与逻辑功能；3.掌握双四选一数据选择器74LS153的应用。
二、实验设备1.数字电路实验箱2 、数字双踪示波器3.集成电路: 74LS004、集成电路: 74LS153三、实验内容1.测试双四选一数据选择器74LS153的逻辑功能；2、设某一导弹发射控制机构有两名司令员A.B和两名操作员C.D, 只有当两名司令员均同意发射导弹攻击目标且有操作员操作, 则发射导弹F；3.用74LS00与74LS153设计一位全加器。
四、实验结果1、测试双四选一数据选择器74LS153的逻辑功能。
如图S5和S6分别接A和B, 负责输入地址；S1.S2.S3.S4为上面选择器的四个输入；S7、S8、S9、S10为下面选择器的四个输入。
举例说明：如图所示, 当S5和S6都输入高电平时, 选择输出1C3和2C3的内容, 即S4和S10的输入均为高电平, 小灯亮。
设某一导弹发射控制机构有两名司令员A.B和两名操作员C.D, 只有当两名司令员均同意发射导弹攻击目标且有操作员操作, 则发射导弹F。
由题意可得出逻辑表达式如下:F=AB(C+D)分析: 由于只有A.B都为高电平时F才有可能输出高电平, 所以让A和B作为地址输入端。
而当A.B均为高电平时, C和D任意一个为高电平则F为高电平。
所以用74LS00实现C和电路图如下:S1、S2接地址选择端, S3、S4先做或运算再接1C3端。
2、用74LS00和可以通B S CI过降维将输入位A和B作为地址选择位,进位位和以及0和1作为被选择数据输入,表示S和CO。
真值表如下:A0 0 CI 低0 1 CI非CI1 0 CI非CI1 1 CI 高五、故障排除在做第二个实验内容的时候, 发现A.B值不是高电平的时候小灯也会亮。
经过检查电路发现1C0, 1C1, 1C2悬空了, 相当于接了高电平。
实验2
实验二数据选择器功能测试及设计应用信息学院通信工程一.实验目的1.掌握中规模数据选择器的逻辑功能及测试方法2.掌握数据选择器的工作原理及使用方法二.实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；双4选1数据选择器74LS153；8选1数据选择器74LS151和74LS251.三.实验内容1.测试74LS153的逻辑功能，验证是否和表2-2-1的功能一致。
表2-2-1 74LS153功能表2.用多路数据选择器设计一个8421BCD非法码检测电路，当输入端为非法码组时，输出为1，否则为0.二进制数与BCD 码的对应关系如表2-2-5所示。
写出函数Y的表达式并进行化简，然后画出电路图，用发光二极管显示输出结果，观察是否与表2-2-5相符。
设Y=0表示发光二极管熄灭，Y=1表示发光二极管发亮。
表2-2-5 二进制数与BCD码对应的关系3. 用4选1数据选择器实现逻辑函数： F(A,B,C)=AB BC ABC ++写出函数式的变换过程，并看图接线调试电路，以真值表形式记录调试结果。
四 .实验过程及结果 1. 电路如图2.5 V74LS153的逻辑电路图如图所示，经测试，与其真值表所示功能相符。
2.Y=231032103210321032103210B B B B B B B B B B B B B B B B B B B B B B B B +++++=3231B B B B +逻辑电路图如下：2 V 真值表如下：经接线调试电路后，二极管发光与否情况与表2-2-5相符。
3. F(A,B,C)=AB BC ABC ++=*0*1ABC AB AB ABC +++其电路图如下：74LS153N2.5 V其中单刀双掷开关充当变量C ，0C =C, 1C =0，2C =1，3C =C . 经接线调试电路，可得真值表如下：。
组合逻辑电路实验报告
组合逻辑电路实验报告一实验目的和实验要求：1、了解全加器的工作原理及其典型的应用，并验证4位全加器功能。
2、了解和掌握数字比较器的工作原理及如何比较大小。
3、了解和掌握译码器的工作原理，并测试其逻辑功能。
4、了解和掌握编码器的工作原理，并测试其逻辑单元。
5、了解和掌握数码选择器的工作原理及逻辑功能。
二实验方案：器件：8-3编码器74HC148 3-8译码器74HC138 4选1数据选择器74HC153 4位数字比较器74HC85 4位全加器74HC283在GDUT-J-1 数字电路试验箱中使用以上芯片，按照实验书连接好线路，通过拨码开关和LED开关来模拟逻辑输入和逻辑输出，观察LED灯的亮灭来判断逻辑状态，完成对应芯片的输入输出状态表（及真值表）来得出芯片的逻辑表达式。
三实验结果和数据处理：74HC148输入输出状态控制十进制数字信号输入二进制数码输入状态输出E1 I0 I1 I2 I3 I4 I5 I6 I7 A1 A2 A3 GS EO1 X X X X X X X X 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 00 X X X X X X X 0 0 0 0 0 10 X X X X X X 0 1 0 0 1 0 10 X X X X X 0 1 1 0 1 0 0 10 X X X X 0 1 1 1 0 1 1 0 10 X X X 0 1 1 1 1 1 0 0 0 10 X X 0 1 1 1 1 1 1 0 1 0 10 X 0 1 1 1 1 1 1 1 1 0 0 10 0 1 1 1 1 1 1 1 1 1 1 0 174HC138输入输出状态使能输入数据输入译码输入E1^ E2^ E3 A2 A1 A0 Y0^ Y1^ Y2^ Y3^ Y4^ Y5^ Y6^ Y7^ 1 X X X X X 1 1 1 1 1 1 1 1X 1 X X X X 1 1 1 1 1 1 1 1X X 0 X X X 1 1 1 1 1 1 1 10 0 1 0 0 0 0 1 1 1 1 1 1 10 0 1 0 0 1 1 0 1 1 1 1 1 10 0 1 0 1 0 1 1 0 1 1 1 1 10 0 1 0 1 1 1 1 1 0 1 1 1 10 0 1 1 0 0 1 1 1 1 0 1 1 10 0 1 1 1 0 1 1 1 1 1 1 0 10 0 1 1 1 1 1 1 1 1 1 1 1 0 (^表示逻辑非)74HC153输入输出状态选择输入数据输入输出使能输入输出S1 S0 II0 II1 II2 II3 1E^ 1Y X X X X X X 1 00 0 0 X X X 0 00 0 1 X X X 0 11 0 X X 0 X 0 01 0 X X 1 X 0 10 1 X 0 X X 0 00 1 X 1 X X 0 11 1 X X X 0 0 01 1 X X X 1 0 1 （^表示逻辑非）74HC85输入输出状态比较输入级联输入输出A3 A2 A1 A0 B3 B2 B1 B0 1A>B 1A<B 1A=B A>B A<B A=B 1 X X X 0 X X X X X X 1 0 00 X X X 1 X X X X X X 0 1 01 1 X X 1 0 X X X X X 1 0 00 0 X X 0 1 X X X X X 0 1 01 0 1 X 1 0 0 X X X X 1 0 00 0 0 X 0 0 1 X X X X 0 1 01 1 0 1 1 1 0 0 X X X 1 0 00 0 1 0 0 0 1 1 X X X 0 1 01 1 0 1 1 1 0 1 0 0 0 1 1 00 1 0 0 0 1 0 0 0 0 1 0 0 11 1 0 1 1 1 0 1 1 0 0 1 0 00 0 0 0 0 0 0 0 1 0 1 0 0 11 1 1 1 1 1 1 1 X 1 X 0 1 0X 1 X 0 0 0X 1 X 0 0 174HC283输入输出状态4位加数输入4位被加数输入输出加法结果和进位A4 A3 A2 A1 B4 B3 B2 B1 COUT S4 S3 S2 S11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 00 1 0 1 0 1 1 1 0 1 1 0 01 0 0 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 0四结论：1、74HC148编码器编码输入低电平有效；编码输出是反码；当E1=0时编码器处于工作状态，E1=1时编码器处于禁止状态。
数据选择器只是分享
2、双四选一数据选择器74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排
列如图2-3所示。 1S、2S为两个独立的使能端； A1、A0为公用的地址输入端； 1D0~1D3和2D0~2D3分别为两个4选1 数据选择器的数据输入端；1Q、2Q 为两个输出端。
要求：1）写出设计过程；2）画出接线图；3）验证逻辑功能。 用8选1数据选择器74LS151分别实现下列函数
4*、用8选1数据选择器74LS151设计三输入多数表决电路。
用8选1数据选择器可以实现任意三输入变量的组合逻辑函数。 例：用8选1数据选择器74LS151实现函数
步骤：
1、作出函数F的功能表，如表2-2所示。
接线图如图2-5所示
显然，采用具有n个地址端的数 据选择器实现n变量的逻辑函数 时，应将函数的输入变量加到 数据选择器的地址端（A），选 择器的数据输入端（D）按次序 以函数F输出值来赋值。
例2：用8选1数据选择器74LS151实现函数 （1）列出函数F的功能表如表2-3所示。 （2）将A、B加到地址端A1、A0，A2接地，由表2-3可见，将D1、 D2接“1”，D0、D3接地，其余数据输入端D4~D7都接地，则8选 1数据选择器的输出Q，便实现了函数 接线如图2-6所示。
三、实验内容 1、测试数据选择器74LS151的逻辑功能。
按图2-4接线，地址端A2A1A0，数据端 D0~D7，使能端 接逻辑开关，输出端 Y接逻辑电平显示器，按74LS151功 能表逐项进行测试，记录测试结果。
2、测试74LS153的逻辑功能
测试要求及方法同上
3、用8选1数据选择器实现逻辑函数：
将函数F功能表与8选1数据选择器的功能表比 较，可知：
74LS153
54153/74153双4选1数据选择器（有选通输入端）简要说明：153为两组4选1数据选择器，共有54/74153、54/74S153和54/74LS153三种线路结构型式，其主要电特性的典型值如下：T pd型号P DC->Y G->Y AB->YCT54153/CT74153 14ns 17ns 22ns 180mWCT54S153/CT74S153 6ns 9.5ns 12ns 225mWCT54LS153/CT74LS153 14ns 19ns 22ns 31mW数据选择端（AB）为两组共用，按二进制译码，以供两组从各自的4个数据（1C0――1C3，2C0――2C3）中分别选取1个所需的数据。
只有在两组各自的选通端（1G、2G）为低电平时才可选择数据。
管脚图：引出端符号：A、B 选择输入端1C0～1C3、2C0～2C3 数据输入端1G、2G 选通输入端（低电平有效）1Y、2Y 数据输出端功能表：H＝高电平L＝低电平X＝任意极限值电源电压------------------------------------------------7V输入电压54/74153、54/74S153------------------------------5.5V54/74LS153---------------------------------------7V 工作环境温度54×××------------------------------ －55～125℃74×××------------------------------------0～70℃ 贮存温度-------------------------------------- －65～150℃推荐工作条件：CT54153/CT74153 CT54S153/CT74S153 CT54LS153/CT74LS153 单位最小 额定 最大最小额定最大 最小额定 最大544．5 5 5．54．5 5 5．5 4．5 5 5．5V 电源电压Vcc744．75 5 5．254．75 5 5．254．75 5 5．25输入高电平电压V IH 2 2 2 V540.8 0.8 0.7V 输入低电平电压V IL740.8 0.8 0.8输出高电平电流I OH-800 -1000－400 µA 5416 20 4mA 输出低电平电流I OL7416 20 8逻辑图静态特性（T A 为工作环境温度范围）`S153`LS153 参数 测试条件【1】 最小最 单位 最大小最大VIK 输入钳位电压Vcc 最小 IIK=－18mA V -1.2 -1.5 54 2.4 2.5 VOH 输出高电平电压 Vcc=最小，VIH=2V,IOH=最大 V74 2.7 2.7 54 0.5 0.4 VOL 输出低电平电小,VIH=2V,VIL=最V 压 VCC=最大,IOL=最大 740.5 0.5 VI=5.5V 1 II 最大输入电压时Vcc=最大0．1 mA 输入电流 VI=7VIIH 电Vcc=最大 VIH=2.7V50 20 μA输入高电平流 VIL=0.4-0.4V VIL 输入低电平电Vcc=最大VIL=0.5-2 mA 流V54-40 -100-20 -100 IOS 输出短路电流Vcc=最大mA 74－40-100-20 -100 Icc 电源电流Vcc=最大,所有输入接mA 地7010【1】：测试条件中的“最大”和“最小”用推荐工作条件中的相应值。
实验5组合逻辑器件的应用(II)-多路选择器—74LS151、74LS153
Y = ( A2 A1 A0 D0 + A2 A1 A0 D1 + A2 A1 A0 D2 + A2 A1 A0 D3 + A2 A1 A0 D4 + A2 A1 A0 D5 + A2 A1 A0 D6 + A2 A1 A0 D7 )
74LS151数据选择器引脚图及表达式
F = A BC + AB C + ABC + ABC
4 实验内容及步骤
用74LS151设计三人表决电路
逻辑电路图
F = A BC + AB C + ABC + ABC
4 实验内容及步骤
用74LS153实现函数 F = AB + A C + BC
真值表-逻辑电路图
4 实验内容及步骤
*利用8选1数据选择器设计一个血型遗传规律电路
*74LS151设计血型遗传规律电路
遗传为AB型血时：真值表-逻辑图
4 实验内容及步骤
*74LS151设计血型遗传规律电路
4 实验内容及步骤
74LS151设计输血判断电路
真值表-逻辑电路图
5 实验报告要求
5 实验报告要求
复习数据选择器的工作原理； 用数据选择器对实验内容中各函数进行预设计； 用数据选择器对实验内容进行设计，写出设计过程 ，画出接线图，进行逻辑功能测试，并总结实验收 获、体会。
数字电子技术实验
实验5 组合逻辑器件的应用(II)多路选择器—74LS151、74LS153
电工电子实验中心模电实验室
2009年10月 2009年10月
主要内容 1、实验目的 2、实验原理 3、实验设备与器件 4、实验内容及步骤 5、实验报告要求
实验二数据选择器功能测试及设计应用
实验二数据选择器功能测试及设计应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及测试方法。
2、掌握数据选择器的使用方法。
二、实验仪器及器材稳压电源、实验箱一个、双四选数据选择器74LS153、八选一数据选择器74LS151。
三、实验原理1、4选1数据选择器中规模集成电路74LS153为双四选数据选择器，其逻辑符号如图2-2-1所示，其中，1S、S分别为两个数据选择器的选通输入端，低电平有效。
A0,、A1为公告控制输入端地址端，21D0、1D1、1D2、1D3与2D0、2D1、2D2、2D3分别为两个数据选择器的数据输入端，其功能表如表2-2-1所示。
说明：*既可代表0，也可代表1。
有功能表得逻辑表达式：()=+++Q A A D A A D A A D A A D S110101011101210131()=+++210201021102210232Q A A D A A D A A D A A D S2、8选1数据选择器74LS15174LS151是常用的8选1数据选择器，用于各种数字电路和单片机系统的显示电路中。
其功能如表2-2-2所示。
表2-2-2 74LS151的功能表其中，S 为数据选择器的选通端，低电平有效。
A0、A1、A2为地址码，D0~D7为数据输入端。
3、数据选择器的应用（1）多路信号共用一个通道（总线）传输。
（2）变并行码为串行码。
（3）转换4位二进制码为补码。
（4）组成数码比较电路。
（5）实现逻辑函数。
四、实验内容1、测试74LS153的逻辑功能，验证是否和表2-1的功能一致。
由实验连接可知与真值表一致。
2、用多路选择器设计一个实现一个8421-BCD 非法码检测电路，使得当输入端为非法码组合时输出1，否则为0。
二进制数与BCD 码的对应关系如表2-2-5所示。
写出函数Y 的表达式，并进行化简，然后画出电路图。
接线调试电路，用发光二极管显示输出结果，观察是否与表2-2-5相符。
实验5组合逻辑器件的应用(II)-多路选择器—74LS151、74LS153
遗传为AB型血时：真值表-逻辑图
4 实验内容及步骤
*74LS151设计血型遗传规律电路
4 实验内容及步骤
74LS151设计输血判断电路
真值表-逻辑电路图
5 实验报告要求
5 实验报告要求
复习数据选择器的工作原理； 用数据选择器对实验内容中各函数进行预设计； 用数据选择器对实验内容进行设计，写出设计过程 ，画出接线图，进行逻辑功能测试，并总结实验收 获、体会。
用8选1数据选择器74LS151实现函数: F = AB + A C + BC 真值表
逻辑电路图
3 实验设备与器件
3 实验设备与器件
KHM-2B型模拟实验装置
4 实验内容及步 骤
4 实验内容及步骤
实验项目
根据功能表验证74LS151的功能； 根据功能表验证74LS153的功能； 用8选1数据选择器74LS151设计三输入多数表决电路， 8 1 74LS151 当三个输入中有两个或者两个以上为1时，输出为1， 否则输出为0； 用4选1数据选择器74LS153实现函数 F = AB + A C + BC ； *利用8选1数据选择器设计一个血型遗传规律电路； *利用8选1数据选择器设计一个输血判断电路。
8选1数据选择器-74LS151
Y = ( A2 A1 A0 D0 + A2 A1 A0 D1 + A2 A1 A0 D2 + A2 A1 A0 D3 + A2 A1 A0 D4 + A2 A1 A0 D5 + A2 A1 A0 D6 + A2 A1 A0 D7 )
74LS151数据选择器引脚图及表达式
真值表
数电实验数据选择器
数电实验数据选择器
实验三数据选择器
一：实验目的
1.掌握中规模数据选择器的逻辑功能测试方法
2.学习数据选择器的使用方法
3.熟练掌握仿真软件仿真调试实验电路的方法
二：实验仪器及器件
稳压电源，数字多用表，数字电路实验箱，数字电路仿真平台运行环境。
三：实验原理及操作技能
数据选择器又称多路选择器，是中规模集成电路中应用非常广泛的组合逻辑部件之一，双四选一数据选择器74LS153包含两个完全相同的四选一数据选择器，有公共的地址输入端、数据输入，和输出；各自独立。
一个四选一数据选择器的四路输入，一路输出和另一个四选一数据选择器的四路输入和一个输出。
利用控制信号可以将数据选择器的容量扩展，74ls153可以扩展为八选一数据选择器。
74LS153测试电路：
设计8421BCD非法码检测电路：
使用74LS151芯片，在输入端使得A处于接地状态，BCD接入芯片，同时ABCD 接入数码管显示电路，芯片的D0-D7接口中D0,D1,D2,D3,D4接低电平，其余接高电平，即可完成电路布置。
数码管显示电路部分：
八选一数据选择器：
总体设计：
正常显示时指示灯不亮非法码出现时指示灯亮起。
实验21_数选器和组合逻辑电路
苏州大学实验报告
院 系： 电子信息学院 班 级： 02 通信 姓 名：胡晓娟 学 号： 20020001
指导教师： 陈红仙
同组实验者：
无
实验日期： 2003.3.21
实验名称：实验 2.1 数据选择器和组合逻辑电路设计
《基础篇》：数据选择器逻辑功能的验证
用数据选择器实现该电路时，以输入变量 B、C、D 作为地址输入端，接至 S2、S1、S0 端，变量 A 以对应的形式接至数据输入端，Y 作为输出端。其实现电路如图 2.1-6 所示。
A
+5V
D
C
B
+Vcc I4
I5
I6
I7
S0
S1
S2
16
15
14
13
12
11
10
9
74LS151
1
2
3
4
5
6
I3
I2
I1
D2
D3
D4
D5
D6
D7
(S2) (S1) (S0) (I0) (I1) (I2) (I3) (I4) (I5) (I6) (I7)
Y
Y
0 0 0 0 ××××××× 0 1
0 0 0 1 ××××××× 1 0
0 0 1 × 0 ×××××× 0 1
0 0 1 × 1 ×××××× 1 0
0 1 0 ×× 0 ××××× 0 1
1 1 0 ×××××× 1 × 1 0
1 1 1 ××××××× 0 0 1
1 1 1 ××××××× 1 1 0
53
实验报告· 实验 2.1 数据选择器和组合逻辑电路设计
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ａ １ Ａ ０ Ｄ ２ ３ ） Ｓ ２
文 主 要 讨 论 如 何 将 多 片 双 四 选 一 数 据 选 择 器 ７ ４ Ｈ Ｃ １ ５ ３ 级 联 ，再 附 加 ２ 线＿ ＿ ４ 线 译 码 器 ７ ４ Ｈ Ｃ １ ３ ９构成 不 同的数 据选择 器 ¨ Ｊ 。
２ ７ ４ ＨＣ １ ３ ９简 介
为 第二个 译 码器 的输 出端 ， 且 低 电平
有效， Ｇ ， Ｇ 是输入选通控制端。当 Ｇ ； 处于低
图１ ７ ４ ＨＣ １ ５ ３的 逻 辑 符 号
输入 与输 出之 间的逻 辑关 系式 为 ：
收稿 日期 ： ２ ０ １ ４ ． １ １ － ０ ４
电平 时 ， 第 一个 译码 器正 常工作 ， 其 输 出逻辑 函数 表达式 为 ：
对 图 ３进 行 工 作 原 理 分 析 ： 当 Ａ Ａ Ａ ０为
０ ０ ０ —Ｏ １ １ 时， 第一个 四选一数据选择输入端 的 ． ｓ ：
＝ ０ ， 第 二个 四选 一 数 据 选 择 输 入 端 的 Ｓ ＝１ ， 第
一
Ａ２
Ｓ
ＤＪ ｏ Ｄｌ 】 Ｄｌ ２ Ｄｌ ３ Ａ１ Ａ ｏ
（
ｌ … ｉ
７ ４ ＨＣ１ ５ ３
图２ ７ ４ ＨＣ １ ３ ９的 逻 辑 符 号
Ａ 。 、 Ａ 。 是 两个 译 码器 公共 地址 输 入端 ， 。，
】 ， １ ， ：，ｙ ｌ ，是 第 一 个 译 码 器 的 输 出 端 ，
Ｙｌ Ｙ２
， ， ，
，
＝
数据选择器有一个选通控制端， 分别用 Ｊ ｓ ； ， ｓ
（ Ａ １ Ａ ｏ Ｄ ２ ０ ＋ ａ ｌ ａ ｏ Ｄ ２ １ ＋ Ａ １ Ａ ｏ Ｄ ２ ２ ＋
表示 ， 每一个 四选 一数 据 选 择 器 有 四个 数 据 输 入
端， 分 别用 Ｄ１ ０ ＇ Ｄｌ １ ， Ｄｌ ２ ， Ｄ １ ３ 和Ｄ ２ ０ ， Ｄ ２ １ ， Ｄ ２ ２ ， Ｄ ２ ３ 本
（ Ｇ Ａ 。 ） ， ｙ １ ，＝ （ Ｇ Ａ ０ ）
当Ｇ 处 于低 电平 时 ， 第 二 个 译 码 器 正 常 工 作， 其输 出逻辑 函数 表达 式为 ： 。＝ （ Ｇ Ａ Ｉ ＇ Ａ ） ， ＝（ Ｇ Ａ＇ ￣ Ａ ） ， ＝
（ 。 Ａ ０ ）， ３＝ （ Ｃ Ａ Ａ 。 ）
Hale Waihona Puke 若把 ｓ ： 作为八选一数据选择器的 输入端， Ａ
作 为八 选一 数 据 选 择 器 的 ４ 输 入 端 ， Ａ 。 作 为八
选一数据选择器的Ａ 。 输入端， ｓ ； 通过非门接到
端， ｙ 】， 相或 以后 作为八 选 一数 据选 择器 的 输 出端 ｚ端 。这 样连 接 以后 ， 可 以构 成 八 选 一数
双四选一数据选择器 ７ ４ ＨＣ １ ５ ３的 级 联 分 析 及 研 究
４ ５
。＝ （ Ｇ Ａ ￣ ＇ Ａ ） ，
＝（ Ｇ Ａ＇ ￣ Ａ ） ，
＝
址 代码 ， 而 四选 一 数 据选 择 器 只有 两 个 地 址 输 入 端， 因而必 须借 用选 通控 制端 第三 位代 码输 入端 ，
７ ４ Ｈ Ｃ １ ５ ３是 双 四选 一 数 据 选 择 器 ， 每 片 ７ ４ Ｈ Ｃ １ ５ ３有两 个地址 输 入端 Ａ ， Ａ 。， 每 一个 四选
一
ｙ １ ＝ （ Ａ １ Ａ Ｏ Ｄ １ ０ ＋ Ａ Ａ ０ Ｄ ｌ ｌ ＋ Ａ １ Ａ ｏ Ｄ １ ２ ＋
Ａ １ ４ ０ Ｄ １ ３ ） Ｓ １
７ ４ Ｈ Ｃ １ ３ ９是 双 ２线 ＿ ＿ ４线 译 码 器 ， 图 ２是 它 的逻辑 符号 ：
Ｉ 】 Ａ
‘
０ ｌ
１ ７ ４ Ｈ Ｃ １ ５ ３简 介
７ ４ Ｈ Ｃ １ ５ ３是 双 四 选 一 数 据 选 择 器 ， 一 片 ７ ４ Ｈ Ｃ １ ５ ３上有 两个 四选 一 数 据选 择 器 ， 两 个 选 择 器 的地址输 入 端是 公 用 的 ， 选 通 控 制端 和数 据 输 入端 是独 立 的 ， 图１ 是 它 的逻辑 符号 ：
第２ ８卷
第 ２期
大
学
物
理
实
验
Ｖ０ １ ． ２ ８ Ｎｏ ． ２
２ ０ １ ５年 ４月
Ｐ ＨＹＳ Ｉ Ｃ ＡＬ ＥＸ Ｐ ＥＲＩ ＭＥＮ Ｔ ０ Ｆ Ｃ０Ｌ Ｌ ＥＧ Ｅ
Ａｐ ｒ ． ２ ０１ ５
文章编号 ： １ ０ ０ ７ － ２ ９ ３ ４ （ ２ ０ １ ５ ） ０ ２ － ０ ０ ４ ４ － ０ ５
据 选 择 器 。 图 ３为 ７ ４ ＨＣ １ ５ ３中 的两 个 四选 一 数 据 选择 器构 成 的八选 一数 据选 择器 的逻 辑 图 。
３ 用７ ４ ＨＣ １ ５ ３中 的两 个 四选 一 数 据 选择器组成八选一数据选择器
选 择器 结构 图见 图 ３ 。
——— ———— ］—二— ＿ ｒ —— ———一
双 四选 一 数 据 选 择 器 ７ ４ Ｈ Ｃ １ ５ ３
的 级 联 分 析 及 研 究
单嵛 琼 ， 单长 吉
（ 昭通学院 ， 云 南 昭通 ６ ５ ７ ０ ０ ０ ）
摘
要： 将 多片双四选一 数据 选择 器 ７ ４ Ｈ Ｃ １ ５ ３级联 ， 再 附加 ２线—４线译 码 器 ７ ４ Ｈ Ｃ １ ３ ９构 成不 同
的数据选择器 ， 能够灵 活、 有效地扩大数据选择器 的使 用范 围。不 同的 ７ ４ Ｈ Ｃ １ ５ ３进行 级联时 任何 时候 只允许一个数据选择器工作 ， 数据选择器 的输 出状 态由地址 输入端决定。 关 键 词： 数 据选 择器 ； 级联 ； 译码器 ； 地址输入端
文献标志码 ： Ａ Ｄ ＯＩ ： １ ０ ． １ ４ １ ３ ９ ／ ｊ ． ｃ ｎ ｋ ｉ ． ｃ ｎ ２ ２ — １ ２ ２ ８ ． ２ ０ １ ５ ． ０ ２ ． ０ １ ２ 中 图分 类 号 ： ０ ４ ５ ３