第2章 单片机的硬件结构
合集下载
第2章 AT89S51单片机硬件结构PPT课件
图2-2 AT89S51双列直插封装方式的引脚
14
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器反相放大器和时钟发生器电
路输入端。用片内振荡器时，该脚接外部石英晶体和微调电 容。外接时钟源时，该脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出端。当使 用片内振荡器，该脚连接外部石英晶体和微调电容。当使用 外部时钟源时，本脚悬空。 2.2.2 控制引脚 （1）RST (RESET，9脚) 复位信号输入，在引脚加上持续时间大于2个机器周期的高电 平，可使单片机复位。正常工作，此脚电平应 ≤ 0.5V。
节和页编程，现场程序调试和修改更加方便灵活； （2）数据指针增加到两个，方便了对片外RAM的访问过程； （3）增加了看门狗定时器，提高了系统的抗干扰能力；
9
（4）增加断电标志； （5）增加掉电状态下的中断恢复模式。 片内各功能部件通过片内单一总线连接而成（见图2-1），
基本结构依旧是CPU 加上外围芯片的传统微机结构。 CPU对各种功能部件的控制是采用特殊功能寄存器（SFR，
目的：本章学习，为AT89S51系统的应用设计打下基础。 在原理和结构上，单片机把微机的许多概念、技术与特点都
继承下来。用学习微机的思路来学习单片机。
2.1 AT89S51单片机的硬件组成 片内硬件组成结构如图2-1所示。把作为控制应用所必需的基本
功能部件都集成在一个尺寸有限的集成电路芯片上。 有如下功能部件和特性：
（1）8位微处理器（CPU）； （2）数据存储器（128B RAM）； （3）程序存储器（4KB Flash ROM）； （4）4个8位可编程并行I/O口（P0口、P1口、P2口、P3口）
； （5）1个全双工的异步串行口； （6）2个可编程的16位定时器/计数器；
14
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器反相放大器和时钟发生器电
路输入端。用片内振荡器时，该脚接外部石英晶体和微调电 容。外接时钟源时，该脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出端。当使 用片内振荡器，该脚连接外部石英晶体和微调电容。当使用 外部时钟源时，本脚悬空。 2.2.2 控制引脚 （1）RST (RESET，9脚) 复位信号输入，在引脚加上持续时间大于2个机器周期的高电 平，可使单片机复位。正常工作，此脚电平应 ≤ 0.5V。
节和页编程，现场程序调试和修改更加方便灵活； （2）数据指针增加到两个，方便了对片外RAM的访问过程； （3）增加了看门狗定时器，提高了系统的抗干扰能力；
9
（4）增加断电标志； （5）增加掉电状态下的中断恢复模式。 片内各功能部件通过片内单一总线连接而成（见图2-1），
基本结构依旧是CPU 加上外围芯片的传统微机结构。 CPU对各种功能部件的控制是采用特殊功能寄存器（SFR，
目的：本章学习，为AT89S51系统的应用设计打下基础。 在原理和结构上，单片机把微机的许多概念、技术与特点都
继承下来。用学习微机的思路来学习单片机。
2.1 AT89S51单片机的硬件组成 片内硬件组成结构如图2-1所示。把作为控制应用所必需的基本
功能部件都集成在一个尺寸有限的集成电路芯片上。 有如下功能部件和特性：
（1）8位微处理器（CPU）； （2）数据存储器（128B RAM）； （3）程序存储器（4KB Flash ROM）； （4）4个8位可编程并行I/O口（P0口、P1口、P2口、P3口）
； （5）1个全双工的异步串行口； （6）2个可编程的16位定时器/计数器；
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
第2章 89C51单片机硬件结构和原理 (单片机原理课件)
返回
单片机原理及接口技术
1、准双向 当I/O口作为输入时，应先向此口锁存器写入 全1， 此时该口引脚浮空，可作高阻抗输入。
17:43
返回
单片机原理及接口技术
2、P0口：
P0口可作为一个8位数据准双向输入/输出口；
在CPU访问片外存储器时，P0口为分时复用的
低8位地址总线和8位数据总线。
17:43
3、片内4KB程序存储器Flash ROM（4KB）: 用以存放程序、一些原始数据和表格。但有一些单片机内
部不带ROM/EPROM，如8031、8032、80C31等。
4、四个8位并行I/O（输入/输出）接口 P0~P3: 每个口可以用作输入，也可以用作输出。
17:43
返回
单片机原理及接口技术
5、两个或三个定时/计数器: 每个定时/计数器都可以设置成计数方式，用以对外部 事件进行计数，也可以设置成定时方式，并可以根据 计数或定时的结果 实现计算机控制。 6、一个全双工UART的串行I/O口: 可实现单片机与单片机或其它微机之间串行通信。 7、片内振荡器和时钟产生电路: 但需外接晶振和电容。 8、五个中断源的中断控制系统。 9、具有节电工作方式：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
17:43
返回
单片机原理及接口技术
1）运算器 （1）8位的ALU： 可对4位、8位、16位数据进行操作。
17:43
返回
单片机原理及接口技术
（2）8位累加器ACC（A）： • 它经常作为一个运算数经暂存器2进入ALU 的输入端，与另一个来自暂存器1的运算数 进行运算，运算结果又送回ACC。
17:43
第2章8051单片机硬件结构和原理
指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。
单片机的硬件结构
22
第二章 单片机的硬件结构
2.2 外部引脚功能
2024/4/9
23
MCS－51系列单片机 采用40个引脚的双列 直插式塑料封装的芯 片。
共可分为四个部分：
1、电源2个
2、外接晶体振荡器2个
3、控制信号引脚4个
4、I/O引脚32个
2024/4/9
24
一、主电源引脚
• VDD：接＋5V电源
• VSS：接地端
其中乘（MUL）、除（DIV）运算是执行时 间最长的指令。
2）累加器ACC
累加器ACC是最常用的专用寄存器。进入 ALU作算术操作和逻辑操作的操作数很多来 自ACC，操作的结果也常送回ACC。
3）B寄存器
是ACC的辅助寄存器，在乘除时，ACC不够
用便使用B寄存器。
2024/4/9
7
2、控制器
控制器是CPU的大脑中枢，它以定时控制逻辑为中 心，按照人们预先给定的计算步骤，即预先编写好 的已经输入到计算机存储器中的程序发出一系列控 制信号，控制计算机各个部件的工作，如运算、存 储等。
高128B地址空间的RAM 称为特殊功能寄存器SFR。 但SFR18个寄存器只占用了21B供用户使用。其 他的107B系统保留。
2024/4/9
13
2024/4/9
14
1)片内RAM（00～ 7FH）
工作寄存器区：（32B）
字节地址：00H～1FH
位寻址区：（16B） 字节地址：20H～2FH 位地址为：00H～7FH
它实际上是一个完整的1位微处理器，这个1位 机有自己的CPU、位寄存器、I/O口和指令集。可 提供17条位操作指令，硬件有自己的“累加器” （进位位C）和自己的位寻址RAM和I/O空间，所 以是一个独立的位处理机。
第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
第2章 AT89S51单片机硬件结构
P3 P2
10
2. 2 AT89S51单片机的引脚与功能
11
2. 2 AT89S51单片机的引脚与功能
总结：外ROM占用单片机的三个控制脚
外RAM借用P3.6/WR P3.7/RD 做写读信号输出脚 逻辑符号
vcc vss P1 P3 晶振
P0 P2
DBUS/ABUS分时复用 ABUS高8位 （16地址线、8数据线）
25
2.4 AT89S51存储器的结构
三.区别四空间地址的三种方法 1.用/EA区别内外ROM /EA=0时（接地），CPU从外ROM取指执行（内ROM）不用 /EA=1时（接+5V），CPU从内ROM取指执行，但当地址>4KB 时，转而从外ROM取指执行（前4K浪费掉） 2.三种不同指令，使CPU分别指向（访问）四个不同的地址空 间之一 ①CPU—内RAM 使用MOV指令：使用8位地址码； 该指令不产生外部读写信号 ②CPU—外RAM 使用MOVX指令；一般使用16位地址码 该指令产生读/写信号之一 P3.6/WR—写外RAM P3.7/RD—读外RAM
控制器
振荡器
XTAL1 OSC C1 C2 XTAL2
P3口驱动器
P1口驱动器
P3口 锁存器
P1口 锁存器
I/O口
P3.0~P3.7 P1.0~P1.7
13
2. 3 AT89S51的CPU
中央处理器（CPU）
CPU由运算器和控制器组成，它是单片机的核心，完成 运算和控制操作。 一. 运算器 运算器：运算器的核心是ALU 另外三个：ACC.B.PSW 功能： 1.ALU可完成 + - * / —四则 与、或、非、异或—逻辑 其他：加1、减1、比较、移位
第2章 STC15F2K60S2单片机硬件结构
2.2 中央处理器（CPU）
单片机的中央处理器CPU由运算器和控制器组成。 它的作用是读入并分析每条指令，并根据各指令功能控制 单片机的各功能部件执行指定的运算或操作。 2.2.1 运算器 运算器主要用来对操作数进行算术、逻辑和位操作运算， 主要包括算术逻辑运算单元ALU、累加器ACC、寄存器B、 位处理器、程序状态字寄存器PSW及两个暂存器TMP1和 TMP2等。 算术逻辑运算单元ALU用来完成加、减、乘、除等基本算 术运算及完成8位变量的逻辑与、或、非、异或以及求补 等逻辑运算，还具有位操作功能。
速A/D转换器、CCP/PWM/PCA、看门狗、片内高精度RC振荡 器、高可靠性复位电路等组成，其内部结构如图2-1所示。
图2-1
STC15F2K60S2单片机内部结构
该单片机具有以下特点：
8位增加型8051内核，单时钟机器周期（1T），其指令代码与 8051完全兼容；
内部集成了高可靠复位电路和高精度RC时钟，常温下温飘 ±0.6%（－20℃～+65℃），ISP编程时内部时钟从5MHz～35MHz 可选，还可对外输出时钟。 内部集成有的Flash程序存储器和2048B的数据存储器SRAM， 包括常规的256B和内部扩展的1792B XRAM，并具有较强的加密 性； 芯片内集成有大容量的EEPROM功能；
RS1，RS0（PSW.4 ，PSW.3）：工作寄存器组选择标志位。 RS1、RS0与所选择的4组工作寄存器组的对应关系如表2-1所 示。
RS1 0 0 1 1 RS0 0 1 0 1 工作寄存器组 0组（片内RAM地址00H－07H） 1组片内RAM地址08H－0FH） 2组（片内RAM地址10H－17H） 3组（片内RAM地址18H－1FH）
程序Flash存储器可在线反复编程擦写10万次以上，大大 提高了芯片使用效率，增加了灵活性。
第2章MCS-51系列单片机的基本硬件结构
1000H 0FFFH
片外程序存储器 最大64K） （最大 ）
0000H
1. 需要注意几点： 需要注意几点：
程序存储器是用来存放编好的程序、 程序存储器是用来存放编好的程序、常数 和表格的。 和表格的。 当引脚EA=1时，系统使用片内的4KROM 时 系统使用片内的 当引脚 来存储程序。 来存储程序。EA=0时，系统使用片外的 时 ROM。 。 无论是使用片内还是使用片外的ROM（既 （ 无论是使用片内还是使用片外的 EA=1或EA=0），其起始地址都是从 ），其 或 ）， 起始地址都是从 0000H单元开始。 单元开始。 单元开始
控制器
运算器
时钟电路
4KROM 程序存储器
256BRAM 数据存储器
2X16位 位 定时/计数器 定时 计数器
CPU 处理器
64KB总线 总线 扩展控制器
可编程I/O 可编程 端口P0-3 端口
可编程 串行口
2.1.2 MCS-51单片机的引脚定义 单片机的引脚定义
1. MCS-51单片机有两种封装形式： MCS-51单片机有两种封装形式： 单片机有两种封装形式
P3.2 INT0 P3.3 INT1
2.2 MCS-51单片机的存储器的配置 单片机的存储器的配置
2.2.0 MCS-51单片机存储器的 MCS-51单片机 单片机存储器的 配置特点 2.2.1 程序存储器(片内与片外) 程序存储器 片内与片外) 存储器( 2.2.2 内部数据存储器RAM 内部数据存储器 存储器RAM 2.2.3 外部数据存储器
RST/Vpd（9脚）： （ 脚 在系统上电震荡器开始工作时， 在系统上电震荡器开始工作时， 在内部加 在此引脚上有一个两个时钟周期的高电平 两个时钟周期的高电平使单 在此引脚上有一个两个时钟周期的高电平使单 片机复位。但为了使系统复位可靠，建议外加 片机复位。但为了使系统复位可靠， 一个上电复位电路，延长复位的时间。 一个上电复位电路，延长复位的时间。当单片 机掉点时， 机掉点时，此引脚可以接入备用电源向单片机 内部的RAM供电，以防止 供电， 中的数据丢失。 内部的 供电 以防止RAM中的数据丢失。 中的数据丢失 注意：在复位状态下：所有SFR的内容全 注意：在复位状态下：所有 的内容全 变为“ ，端口输出“ 。 内容不变。 变为“0”，端口输出“1”。RAM内容不变。 内容不变
第2章 单片机的硬件结构及工作原理
XTAL1
也可以由 XTAL1端接 入外部时钟，此时应 将 XTAL2接地：
外部时钟 XTAL1 XTAL2 XTAL2
15～45pfx2
பைடு நூலகம்
1～12MHz（MCS-51） 0～24MHz（Atmel-89C）
2. 控制引脚 提供控制信号，有的引脚还具有复用功能。 (1) RST/VPD(9脚)：复位与备用电源。 (2) ALE/PROG*（30脚）：地址锁存允许/片内EPROM 编程脉冲 第一功能 :ALE 为地址锁存允许，用来锁存 P0 口送 出的低8位地址,可驱动8个LS型TTL负载。 第二功能 :PROG* 为编程脉冲输入端 , 片内有 EPROM 的芯片，在EPROM编程期间，此引脚输入编程脉冲。
3.
I/O口引脚(32个)
MCS-51共有4个8位并行I/O端口：P0、P1、P2、P3口，
共32个引脚。P3口还具有第二功能，用于特殊信号输入输 出和控制信号（属控制总线）。 表2.1
P3口引脚
P3.0 P3.1
P3口的第二功能定义
第 二 功 能
RXD（串行输入口） TXD（串行输出口）
INT0（外部中断0）
40只引脚按功能分为3类： 1）电源及时钟引脚（4个）: Vcc、Vss；XTAL1、XTAL2。 2）控制引脚（4个）： PSEN* 、 EA* 、 ALE 、 RESET （即RST）。 （3）I/O口引脚（32个）： P0 、 P1 、 P2 、 P3 ，为 4 个 8 位 I/O 口的外部引脚
P3.2
P3.3 P3.4
INT1（外部中断1）
T0（定时器0外部计数输入）
P3.5
P3.6 P3.7
T1（定时器1外部计数输入）
也可以由 XTAL1端接 入外部时钟，此时应 将 XTAL2接地：
外部时钟 XTAL1 XTAL2 XTAL2
15～45pfx2
பைடு நூலகம்
1～12MHz（MCS-51） 0～24MHz（Atmel-89C）
2. 控制引脚 提供控制信号，有的引脚还具有复用功能。 (1) RST/VPD(9脚)：复位与备用电源。 (2) ALE/PROG*（30脚）：地址锁存允许/片内EPROM 编程脉冲 第一功能 :ALE 为地址锁存允许，用来锁存 P0 口送 出的低8位地址,可驱动8个LS型TTL负载。 第二功能 :PROG* 为编程脉冲输入端 , 片内有 EPROM 的芯片，在EPROM编程期间，此引脚输入编程脉冲。
3.
I/O口引脚(32个)
MCS-51共有4个8位并行I/O端口：P0、P1、P2、P3口，
共32个引脚。P3口还具有第二功能，用于特殊信号输入输 出和控制信号（属控制总线）。 表2.1
P3口引脚
P3.0 P3.1
P3口的第二功能定义
第 二 功 能
RXD（串行输入口） TXD（串行输出口）
INT0（外部中断0）
40只引脚按功能分为3类： 1）电源及时钟引脚（4个）: Vcc、Vss；XTAL1、XTAL2。 2）控制引脚（4个）： PSEN* 、 EA* 、 ALE 、 RESET （即RST）。 （3）I/O口引脚（32个）： P0 、 P1 、 P2 、 P3 ，为 4 个 8 位 I/O 口的外部引脚
P3.2
P3.3 P3.4
INT1（外部中断1）
T0（定时器0外部计数输入）
P3.5
P3.6 P3.7
T1（定时器1外部计数输入）
第2章 MCS-51单片机
• 外部数据存储器
在单片机内部数据存储器容量不够的情况下，可 扩展外部数据存储器。 ① 用于存放随机读写的数据。 ② MCS-51外部数据存储器和外部I/O口统一编址。
③ MCS-51最大扩展空间为64KB，地址范围为 0000H~FFFFH。
2.3.5 特殊功能寄存器 MCS-51单片机共有21个字节的特殊功能寄 存器SFR （Special Fuction Register）。 1.用途：
1. 运算器
算术运算：加、减、乘、除、加1、减1、比较 BCD码十进制调整等 逻辑运算：与、或、异或、求反、循环等逻辑操 作 位操作：内部有布尔处理器，它以进位标志位C 为位累加器，用来处理位操作。可对位置 “1” 、对位清零 、位判断等。 操作结果的状态信息送至状态寄存PSW。
2.程序计数器PC 程序计数器PC是16位的寄存器，用来存放即将 要执行的指令地址，可对64KB程序存储器直接寻 址。执行指令时，PC内容的低8位经P0口输出，高 8位经P2口输出。
例：单片机外接晶振频率12MHZ时的各种时序 单位： 振荡周期=1/fosc=1/12MHZ=0.0833us
状态周期=2/fosc=2/12MHZ=0.167us
机器周期=12/fosc=12/12MHZ=1us 指令周期=(1～4)机器周期=1～4us
2.5
复位状态与复位电路
2.5.1 复位状态
各个引脚的功能:
2.2.1 电源引脚 GND：接地端。 Vcc：电源端，接+5V。 2.2.2 时钟信号引脚 XTAL1，XTAL2: 接外部晶体或外部时钟。
2.2.3 控制信号引脚 RST/VPD： ①复位信号输入。 ②接备用电源，VCC掉电后，在低功耗条件下保持内部RAM中 的数据。 PSEN：程序存储器允许。输出读外部程序存储器的选通信号。 ALE/PROG： ①ALE 地址锁存允许。 ALE输出脉冲的频率为振荡频率的 1/6。 ②PROG 对8751单片机片内 EPROM 编程时，引入编程脉冲。 EA/VPP： ① EA =0，单片机只访问外部程序存储器。 EA =1，单片机访问内部程序存储器。 ②在8751片内EPROM编程期间，引入21V编程电源VPP。
第二章AT89S51单片机的硬件结构
自激振荡器如上图
电源及时钟引脚 时钟
时钟有两种方式， 一种是片内时钟振荡方式，需在这两 个脚外接石英晶体和振荡电容。 另一种是外接一个输入时钟信号，有 源晶振至XTAL1，令XTAL2悬空。 若使用石英晶体：则C=30pF±10pF； 若使用陶瓷谐振器：则C=40pF±10pF。
控制引脚 RST
2.3 CPU 运算器 PSW
⑦ 奇偶校验标志位P（Parity）： PSW.0奇偶校验标志位，用于指示运算结果中“1” 的个数的奇偶性。当累加器A中的数据“1”个数 为偶数时，P=0，若为奇数时，P=1。 在串行通信中，常用奇偶校验的方法来检测数据 串行传输的可靠性。
AT89S51方框图
2.1 AT89S51单片机的硬件组成
各功能部件简单说明： ROM 8031:无此部件；8051:4K字节ROM；8751:4K 字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 特殊功能寄存器（SFR）用于对片内各功能模块进行 管理、控制、监视。实际上是一些控制寄存器和状 态寄存器。共有26个，是一个具有特殊功能的RAM区。
④工作寄存器组选择位RS1和RS0
RS1 、RS0 工作寄存器组 R0~R7的物理地址
00
0
00H~07H
01
1
08H~0FH
10
2
10H~17H
11
3
18H~1FH
2.3 CPU 运算器 PSW
⑤ 溢出标志位OV（OVerflow）：溢出标志位 PSW.2用于指示带符号数运算的过程中是否发生溢 出。 如果结果产生溢出，则OV=1;否则OV=0 ⑥ PSW.1：保留位，无定义。给芯片制造商预留 的。
并行I/O口引脚P2口
电源及时钟引脚 时钟
时钟有两种方式， 一种是片内时钟振荡方式，需在这两 个脚外接石英晶体和振荡电容。 另一种是外接一个输入时钟信号，有 源晶振至XTAL1，令XTAL2悬空。 若使用石英晶体：则C=30pF±10pF； 若使用陶瓷谐振器：则C=40pF±10pF。
控制引脚 RST
2.3 CPU 运算器 PSW
⑦ 奇偶校验标志位P（Parity）： PSW.0奇偶校验标志位，用于指示运算结果中“1” 的个数的奇偶性。当累加器A中的数据“1”个数 为偶数时，P=0，若为奇数时，P=1。 在串行通信中，常用奇偶校验的方法来检测数据 串行传输的可靠性。
AT89S51方框图
2.1 AT89S51单片机的硬件组成
各功能部件简单说明： ROM 8031:无此部件；8051:4K字节ROM；8751:4K 字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 特殊功能寄存器（SFR）用于对片内各功能模块进行 管理、控制、监视。实际上是一些控制寄存器和状 态寄存器。共有26个，是一个具有特殊功能的RAM区。
④工作寄存器组选择位RS1和RS0
RS1 、RS0 工作寄存器组 R0~R7的物理地址
00
0
00H~07H
01
1
08H~0FH
10
2
10H~17H
11
3
18H~1FH
2.3 CPU 运算器 PSW
⑤ 溢出标志位OV（OVerflow）：溢出标志位 PSW.2用于指示带符号数运算的过程中是否发生溢 出。 如果结果产生溢出，则OV=1;否则OV=0 ⑥ PSW.1：保留位，无定义。给芯片制造商预留 的。
并行I/O口引脚P2口
MCS51单片机的硬件结构
S3 S4 S5 S6 S1
例：MOV A,#09H
3、指令周期 是执行一条指令所需时间. 指令分为：单字节、双字节、三字节指令. 执行一条指令的时间：简单的1个机器周期,复杂的需2个或多
个机器周期.〔单、双字节指令为单机器周期；三字节都是双机器 周期；乘、除为4个机器周期〕
4、指令时序 执行指令,分为取指阶段和执行指令阶段.
2拍P1、P2,一个时钟周期时钟脉冲可表示为：S1P1,…S6P2〕 〔fosc=6MHz时,Tcy=2μs； fosc=12MHz时,Tcy=1μs 〕
一个机器周期
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6
P1 P2
P1 P2
ALE
读操作码 S1 S2
读下一个操作码（丢弃 ） 单字节单周期指令
*输出电路有上拉电阻〔输出不是三态的,为准双向口〕,在输入数据时, 应先向其锁存器写入1,使输出驱动电路的FET截止.
P2口的位结构电路原理图
四、P3端口 字节地址B0H,位地址B0H~B7H. 作用：通用I/O口；第二功能口.
P3口的位结构电路原理图
2.6 时钟电路与时序
时钟电路→产生时钟控制信号→ 控制单片机严格地按照时序执 行指令.
一、P0端口 字节地址80H,位地址80H~87H. 结构：锁存器,输出驱动电路,输入缓冲器 工作过程： *地址/数据线；
*通用I/O口〔输入时,应先向锁存器写入1；输入分有读引脚、读端口； 输出时须外接上拉电阻〕；
读锁存器
地址/数据 控制 &
内部总线 写入
D锁存器Q CP Q
MUX
VCC P0.x
时序：单片机内的各种操作都是在一系列脉冲〔控制信号〕 控制下进行的,而各个脉冲〔控制信号〕在时间上是有先后顺序的, 这种顺序就称为时序.
第2章 AT89S52单片机的片内硬件结构PPT课件
复位，使程序恢复正常运行。 AT89S52完全兼容AT89C51/AT89S51单片机，使用AT89C51/
AT89S51单片机的系统，在保留原来软硬件的基础上，可用AT89S52直接 代换。
12
2.2 AT89S52的引脚功能
AT89S52与各种8051单片机的引脚是兼容的。目前，AT89S52多采用40 引脚的DIP封装（双列直插），以及44引脚的PLCC和TQFP封装方式的芯片, 外形见图2-2（a）和图2-2（b）。
2
2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计
3
2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路
（8）特殊功能寄存器（SFR） 共有32个特殊功能寄存器，用于CPU对片内各外设部件进行管理、控制
和监视。特殊功能寄存器实际上是片内各外设部件的控制寄存器和状态寄 存器，这些特殊功能寄存器映射在片内RAM区的80H～FFH的地址区间内 。
11
（9）1个看门狗定时器WDT 当单片机由于干扰而使程序陷入死循环或跑飞状态时，可引起单片机
6
图2-1 AT89S52单片机片内结构
7
（7）中断系统具有6个中断源、6个中断向量； （8）特殊功能寄存器（SFቤተ መጻሕፍቲ ባይዱ）32个； （9）1个看门狗定时器； （10）低功耗模式有空闲模式和掉电模式，且具有掉电模式
下的中断恢复模式。
片内各功能部件通过片内单一总线连接而成（见图2-1），基本结构依 旧是CPU 加上外围芯片的传统微机结构。
AT89S51单片机的系统，在保留原来软硬件的基础上，可用AT89S52直接 代换。
12
2.2 AT89S52的引脚功能
AT89S52与各种8051单片机的引脚是兼容的。目前，AT89S52多采用40 引脚的DIP封装（双列直插），以及44引脚的PLCC和TQFP封装方式的芯片, 外形见图2-2（a）和图2-2（b）。
2
2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计
3
2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路
（8）特殊功能寄存器（SFR） 共有32个特殊功能寄存器，用于CPU对片内各外设部件进行管理、控制
和监视。特殊功能寄存器实际上是片内各外设部件的控制寄存器和状态寄 存器，这些特殊功能寄存器映射在片内RAM区的80H～FFH的地址区间内 。
11
（9）1个看门狗定时器WDT 当单片机由于干扰而使程序陷入死循环或跑飞状态时，可引起单片机
6
图2-1 AT89S52单片机片内结构
7
（7）中断系统具有6个中断源、6个中断向量； （8）特殊功能寄存器（SFቤተ መጻሕፍቲ ባይዱ）32个； （9）1个看门狗定时器； （10）低功耗模式有空闲模式和掉电模式，且具有掉电模式
下的中断恢复模式。
片内各功能部件通过片内单一总线连接而成（见图2-1），基本结构依 旧是CPU 加上外围芯片的传统微机结构。
第2章AT89S51单片机硬件结构
冯·诺依曼型
存储器
控A制LU部）件
中央处理器 CPU
输入/输出 部件
算逻部件 （ALU）
单片机体系结构
程序存储器
数据存储器
控制部件 中央处理器
CPU
23
输入/输出 部件
哈佛型
23
AT89S51单片机存储器的结构
89S51存储器
程序存储器ROM 数据存储器RAM
片内程序存储器 片外程序存储器 片内数据存储器 片外数据存储器
每个口可以用作输入，也可以用作输出，还兼有其它复合功能。
两个可编程16位定时/计数器:
每个定时/计数器都可以设置成计数方式，用以 对 外部事件进行计数，也可以设置成定时方式，并可以根 据计数或定时的结果 实现计算机控制。
一个看门狗定时器
5
一个全双工UART的串行I/O口:
可实现单片机与单片机或其它微机之间串行通信。 UART:Universal Asynchronous Receiver/Transmitter， 通用异步接收/发送装置
EA=0 0000H
7FH
内部 RAM 128B
00H
0000H
程序存储器地址空间
数据存储器地址空间
பைடு நூலகம்26
程序存储器（ROM）
ROM用于存放程序及表格常数 ，读取 ROM的指令为 “MOVC”。
89C51片内有4KB的ROM，外部可用16位地址线扩展到 最大64KB的ROM空间。
片内ROM和外部扩展ROM是统一编址的。
由用户定义使用的标志位。用户可根据需要用软件方法置 位或复位。
16
16
PSW（程序状态字）
RS1和RS0（PSW.4 和 PSW.3 ）—— 工作寄存器组选择位
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图2-5 8051内部RAM分配
第二章 单片机的硬件结构
1、片内低128字节RAM
片内低128字节RAM分为三个区，寄存器区、位寻址区和用 户RAM区。 （1）寄存器区 • 该区共有四组通用寄存器，地址范围： 00H～1FH。每个区 有8个工作寄存器，依次为R0～R7。通过对PSW中RS1、 RS0的设置来选择。 • 使用方法：一种是以寄存器的形式使用，用寄存器符号表示； 另一种是以存储单元的形式使用，以单元地址表示。 • 说明：任一时刻，CPU使用其中的一组寄存器，并且把正在 使用的那组寄存器称之为当前寄存器。由程序状态字寄存器 PSW中RS1、RS0位的状态组合来决定使用那一组。
第二章 单片机的硬件结构
3、P2口 • P2口也是准双向口。但一般作为扩展系统的地址总线，输 出高8位地址。与P0口一起组成16地址总线。它是供系统 扩展时使用。如果没有系统扩展，P2口也可以作为用户 I/O线使用。 4、P3口 • P3口是双功能口，也是准双向口。P3口除作为通用I/O口 外，还有第二种功能，作为第一功能使用时，P3口的结构 与操作与P1口相同。P3口作为第二功能时为串行口、外 部中断、定时器工作。
2.1 MCS－51系列单片机内部结构
单片机是一种能进行数学和逻辑运算，根据不 同使用对完成不同控制任务的面向控制而设计的集 成电路，是集成在一块芯片上的微型计算机。单片 机内部含有运算器、控制器、片内存储器、并行接 口、串行接口、定时／计数器、中断系统和振荡器 电路等功能部件。
第二章 单片机的硬件结构
第二章 单片机的硬件结构
2、片内高128单元字节RAM（专用寄存器 SFR）
• 又称之为专用寄存器区，其单元地址为80H-FFH，用于存放 相应功能部件的控制命令、状态或数据。因这些寄存器的功 能已作专门规定，故而称为专用寄存器（SFR），有时也称 为特殊功能寄存器。如表2-2所列。 • 在21个SFR寄存器中，用户可以通过直接寻址指令对它们进 行字节存取，也可以对带有“*”的11个寄存器进行位寻址。 • 在字节型寻址指令中，直接地址的表示方法有两种：一种是 使用物理地址，如累加器A用E0H、B寄存器用F0H、SP用 81H等等； • 另一种是采用表2-2中的寄存器符号，如累加器A要用ACC， B寄存器用B、程序状态字寄存器用PSW等表示。这两种表示 方法中，采用后一种方法比较普遍，因为它们比较容易为人 们记忆。
第二章 单片机的硬件结构
2.3.2 数据存储器
• 为了指示机器到片内RAM寻址还是到片外RAM寻址，单片机 设计者为用户提供了两类不同的传送指令： MOV 指令用于片内00H～FFH范围内的寻址；
MOVX 指令用于片外0000H～FFFFH范围内的寻址。
• 片内RAM共有256个字节，它们又分为两个部分，低128字节 （00H～7FH）是真正的RAM区，高128字节（80H～FFH） 为特殊功能寄存器（SFR）区。 • 对于片内有256字节的单片机，高128字节（80H～FFH）空 间特殊功能寄存器和RAM地址是重叠的，通过不同的寻址方 式进行访问。
•
64KB片外数据存储器地址空间，地址从0000H～FFFFH。
上述三个存储空间地址是重叠的，为了使用户能够正确使用这 三个不同的物理空间，8051的指令系统设计了不同的数据传送 指令符号。CPU访问片内、片外程序存储器时，指令助记符为 MOVC；访问片外数据存储器时，指令助记符为MOVX；访问 片内RAM时，指令助记符为MOV。
第二章 单片机的硬件结构
2.5 I/O端口
MCS-51单片机具有4个8位准双向并行端口（P0～ P3），共32根1/O口线。每一根1/O口线都能独立地用 作输入或输出。这4个端口是单片机与外部设备进行信
息（数据、地址、控制信号）交换的输入或输出通道。
第二章 单片机的硬件结构
2.5.1 端口功能
1、P0口 • P0口为三态双向口，在单片机需要外扩程序存储器、数据 存储器、并行I/O接口时，通常作为16位地址总线的低8位 和8位数据总线信号端口。由于是分时使用，用ALE地址 锁存信号将低8位地址锁存在与P0口相连接的外部8位锁 存器中，形成16位地址信号的低8位，然后P0口再作为数 据口使用。P0口能带8个TTL电路。 2、P1口 • P1口是专门供用户使用的I/O口，是准双向口。输出端无 需接上拉电阻。
2.1 MCS－51系列单片机内部结构
单片机内部基本组成：
1、中央处理器（CPU）：完成运算和控制操作。包括运算器和 控制器两部分。 2、内部数据存储器：用于存放可读写的数据。 3、内部程序存储器：用于存放程序和原始数据。 4、定时器／计数器：两个16位的定时器／计数器。 5、并行I/O口：4个8位的I/O口。 6、串行口：一个全双工的串行口。 7、中断控制系统：5个中断源。 8、时钟电路：内部时钟电路，但石英晶体和微调电容需外接。 9、位处理器。位处理器称为布尔处理器。可进行各种位操作。 10、总线。地址总线、数据总线和控制总线。
第二章 单片机的硬件结构
CPU运算器电路
CPU控制器电路
CPU控制器电路
8051单片机的内部逻辑结构
第二章 单片机的硬件结构
2.2 中央处理单元
8051内部CPU是一个字长为8位二进制的中央处理单元，它对数据的处 理是按字节为单位进行的。CPU由运算器（ALU）和控制器（定时控制 部件等）两部分电路组成。
CPU
ALU
程序计数器 CPU输出的控制信号 控制器 控制器
Out ln_1 ln_2
算术逻辑运算
ALU
PC令译码器
累加器 ACC A
寄存器 B B
指令寄存器
AR
地址寄存器
暂存器
地址总线（AR）
DR
数据寄存器
存储器 外存储器
控制信号
cpu结构
第二章 单片机的硬件结构
(a) 双列直插式封装
(b) 方形封装
图2-6 MCS-51单片机引脚
第二章 单片机的硬件结构
• MCS-51系列单片机共有40条引脚， 分为电源线、端口线、控制线和时 钟线，其中某些引脚具有双重功能。 1、电源线（2条） Vcc—＋5V电源； 地线—VSS 2、输入／输出口线（32条） • P1.0～P1.7 P1口8位双向口线 • P2.0～P2.7 P2口8位双向口线 • P3.0～P3.7 P3口8位双向口线
2.3 存储器结构
MCS—51的存储器有片内和片外之分。片内存储器集成在芯 片内部；片外存储器又称外部存储器，是专门的存储器芯片，需 要通过印刷电路板上的三总线和MCS-51连接。
图2-4 存储器空间分配图
第二章 单片机的硬件结构
从物理空间上看MCS-51单片机有四个存储器地址空间。片内 程序存储器、片外程序存储器、片内数据存储器、片外数据存 储器。从用户使用的角度，地址空间分为三类： • 片内外统一编址0000H～FFFFH的64KB程序存储器地址空间。
第二章 单片机的硬件结构
（3）EA /VPP • 程序存储器控制信号/编程电源输入。当EA信号为低电平时， 对ROM的读操作限定在外部程序存储器；当EA信号为高电 平时，对ROM的读操作是从内部程序存储器开始，并可延续 至外部程序存储器。 • 对8751 EA /VPP用于在片内编程/校验时输入21V编程电源。 （4）RST 复位信号 • 当输入的复位信号延续2个机器周期以上高电平时即为有效， 用以完成单片机的复位操作。 4、时钟线（2条） XTAL1和XTAL2外接晶体引线端。 • 当使用芯片内部时钟时，此二引线端用于外接石英晶体和微 调电容；当使用外部时钟时，用于接外部时钟脉冲信号。
MCS-51单片机引脚功能
第二章 单片机的硬件结构
3、控制线（4条） （1）ALE/ PROG 地址锁存/编程控制信号。 • 当8051上电正常工作后，自动地在ALE/ PROG引脚上输 出频率为fosc／6的脉冲序列。当CPU访问片外存储器时， ALE作为锁存低8位地址的控制信号。平时不访问片外存 储器时，该端也以1／6的时钟振荡频率固定脉冲，因此可 作为系统其他芯片的时钟。 • （2）PSEN 外部程序存储器读选通信号。单片机访问外部ROM时 PSEN有效（低电平），以实现外部ROM单元的读操作。
• 256B片内数据存储器地址空间，地址从00H～FFH。
第二章 单片机的硬件结构
2.3.1 MCS-51程序存储器
• 51系列单片机64K字节程序存储器为统一编址。 • 8031内部没有片内ROM存储器 • 8051／8751有4KB片内ROM／EPROM存储器。
• 无论8031还是8051／8751，都可以外接外部ROM，但片内和 片外之和不能超过64KB。
第二章 单片机的硬件结构
表2-4 P3口第二功能
第二章 单片机的硬件结构
2.5.2 端口结构
• 每个端口都是双向的I/O口。端口的每一位都有一个锁存 器，一个输出驱动器（场效应三极管）和一个输入数据缓 冲器。其中，锁存器为D触发器。在CPU控制下，可对端 口P0～P3进行读写操作或对引脚进行读操作。 • P0口和P2口的结构中，有一个2选1转换器MUX，见图27（a）、（c）。访问外部存储器时，由内部控制信号， 通过MUX将端口驱动器与地址或内部地址/数据线连接起 来（开关向上或向右打），而对于通常的I/O传送，输出 驱动器通过D锁存器与内部总线连接（开关相下或向左 打）。 • 在4个并行I／O端口中，P0最多可以推动8个LSTTL门， 其余3个I／O口是准双向I／O口，只能推动4个LSTTL门。
频率基准源
8031无
计数信号
振荡器及 定时电路 CPU
4KB 程序存储器
128B 数据存储器
2个16位 定时器/计数器
内部总线
内部 中断信号 外部中断信号
64KB总线 图2-1 8051单片机的内部结构 可编程I/O 扩展控制