一种基于灵敏放大器的新型触发器及其通过伪PMOS动态技术的速度改进
永磁同步电机调速系统的伪微分反馈控制
永磁同步电机调速系统的伪微分反馈控制李光泉;葛红娟;刘天翔;马春江【摘要】永磁同步电机是一个多变量、非线性、强耦合的复杂系统,对外界扰动及内部参数变化敏感,为改善系统动静态性能,提高系统鲁棒性,本文引入了一种新的速度调节方法--伪微分反馈(Pseudo Derivative Feedback,PDF)控制策略.文章首先介绍了基于PDF调节器的矩阵变换器一永磁同步电机调速系统,推导出了系统的传递函数和微分方程,根据推导结果绘制了系统的博德图,并对系统的动静态性能和抗干扰能力进行了理论分析.在同等条件下对两种调节器(PDF与PI)下的调速系统分别进行了仿真和实验研究,结果表明:采用PDF调节器时,系统的输出响应速度更快、无超调和振荡,有效地提高了系统的动静态性能和鲁棒性.【期刊名称】《电工技术学报》【年(卷),期】2010(025)008【总页数】6页(P18-23)【关键词】伪微分反馈控制;速度调节;PI控制;鲁棒性;永磁同步电机【作者】李光泉;葛红娟;刘天翔;马春江【作者单位】南京航空航天大学自动化学院,南京,210016;南京航空航天大学自动化学院,南京,210016;南京航空航天大学自动化学院,南京,210016;南京航空航天大学自动化学院,南京,210016【正文语种】中文【中图分类】TM301.2;TM3521 引言永磁同步电机（PMSM）具有结构简单、功率密度高、效率高等优点，在高精度数控机床、机器人、特种加工等场所得到了广泛的应用。
传统PMSM控制器大多采用 PI调节器，PI控制算法简单，能满足一定范围内的控制要求，但其设计依赖于精确数学模型。
而PMSM是一个多变量、强耦合、非线性、变参数的复杂对象，在实际应用中，由于外界干扰及内部摄动等不确定因素的影响，传统PI调节器难以满足高性能控制的要求。
针对PI调节器存在的问题，相关文献提出了一些解决方法，如滑模变结构PI控制法、模糊自整定PI控制法、参数自寻优控制法等[1-3]，但这些控制理论相对比较复杂。
电荷灵敏前置放大器在核电子学中的发展现状
流耦合，R 实现阻抗匹配通，过
图 2.1 一种小尺寸电荷灵敏前置放大器的电路图
RLC 滤波电路消除纹波， R 上另 加了一级 RC 滤波电路，以减小电
源产生的干扰。另外，在集成运放的输入端也各加了一级 RC 滤波电路。 在材料的选择上，首先要考虑到的是噪声问题。前置放大器的噪声源包括反馈电阻的热噪
1. 电荷灵敏前置放大器的基本原理
电荷灵敏前放一般是由高输入阻抗、高增益的倒相放大器与一个反馈元件为电容组成的负
反 馈 放 大 器 ， 原 理 图 见 图 1.1 。 若 将 从 探 测 器 出 来 的 电 信 号 iD(t) 看 成 是 冲 击 信 号 即 ： iD (t ) = Qδ (t ) ，它的复频域表达式为 ID ( S ) = Q 。另外原理图中 Ci、C f 分别表示输入端电容
图 2.2 前置放大器的上升、下落时间测量图
文献[3]中同样为了配合可携带型的小型半导体 CdZnTe 探测器也设计了一种小尺寸 (3mm×7mm×3mm)的电荷灵敏前放。其放大器的电路图与上述的类似，其中为了提高输入级输 入阻抗选用 N 沟道结型低噪声场效应管 2N4416 作为输入级，选用宽频带高速运算放大器 MAX477 构成放大级实现响应速度快、频带宽、功耗低等要求。在该实验中通过对仪器的性能 测量，结果显示这种便携式的 CdZnTe 探测器与小尺寸的电荷灵敏前放的结合同样具有较好的 能量分辨率和探测效率，也论证了便携式探测器的可行性，例如这种探测器可用于手持式肿瘤 探测仪之中，大大缩小了探头的尺寸，既方便了医生的操作，又提高了肿瘤定位的准确性。
DLL设计介绍
DLL设计延迟锁相环（DLL）能够减少芯片时钟缓冲延时与改进I/O 时序空余，所以广泛应用于微处理器、存储器与通行IC 设计中。
同时DLL 还可以用于生成多时钟信号用于内建自测试电路中。
DLL 主要的功能是在电压控制延迟线（VCDL）的最后一级输出的输出时钟与输入时钟进行时钟相位对齐。
当相位对齐后，VCDL 中的内部延迟级能够提供不同相位的时钟信号，提供相位位移的功能。
然而，时钟上升斜率与数字电路的集成度使DLL 相位对齐难度增加。
比如，电源电压稳定性与数字电路在开关过程中产生的衬底噪声都会影响DLL 的正常工作，导致输出时钟产生抖动。
因此在DLL 设计中，需要从宽锁相幅度、低抖动与锁相速度上进行权衡设计。
在DLL 中，输入时钟信号通过VCDL，在VCDL 的每一级输出中产生相位偏移。
VCDL 中每一级中的相位偏移程度由低通滤波过的电压进行控制。
DLL中通过鉴相器（PD）来对输入时钟与输出时钟进行相位比较，通过PD 通过比较相位错位信息产生电压或电流信号输入到电荷泵（CP）中。
电荷泵通过鉴相器的信号调节低通滤波器的电压，该电压改变VCDL 中延迟级的延迟时间。
由于DLL 是个负反馈系统，通过负反馈机制，相位错位被逐渐的减少直到消失，这时VCDL 的本身输出时钟与输入时钟相同，低通滤波器的电压保持稳定，DLL锁定输入时钟。
DLL 的环路结构分两种，一种是输入参考时钟与DLL 的输出时钟进行比较，这种结构的DLL 通常使用于频率综合，时钟产生与信号同步应用中。
如下图所示一种是输入参考时钟与不相关的时钟进行比较，这种DLL 需要 2 个输入时钟，该结构主要应用于时钟恢复电路中。
如下图所示第一种DLL 结构是最常见的结构，所以对该种结构进行比较简单的分析介绍。
DLL 是一个非线性负反馈系统，然而对DLL 分析都是通过进行线性分析，线性分析虽然不能提供比较精确的结构，但是通过一阶近似线性分析还是能提供比较有用的指导。
高速比较器的分析与设计
摘 要
比较器是模数 (A/D)转换器的重要组成部分，也是电子系统中应用较为广泛的电路 之一。比较器的性能，尤其是速度、功耗、噪声、失调，对整个模数转换器的速度、精 度和功耗都有着至关重要的影响。比较器的设计以开环高增益放大器的设计为基础。这 类比较器属于非线性的模拟电路，其输入和输出之间不存在线性关系。比较器的系统级 应用包括便携式和电池驱动的系统、扫描仪、机顶盒和高速差分线接收器。 基于预放大再生锁存理论，本文设计的比较器采用了预放大级结构和动态 latch 锁 存器结构，在传统高速比较器电路结构的基础上应用开关运算放大器技术，提高了分辨 率，降低了传输延时。该比较器包括全差分结构的前置放大电路，反相器首尾连接成的 双稳态结构为核心的动态再生锁存电路和由两个交叉 NMOS 晶体管和简单的 PMOS 共 源放大输入组成的输出锁存电路。当时钟信号为低电平时，输入信号和参考信号之差被 前置放大电路放大，前置放大电路在获得大的带宽的同时达到较高的增益，有效的提高 了比较器的速度，降低了比较器的输入失调电压，比较器输出相对应的逻辑电平，当时 钟信号为高电平时，比较器输出被锁存到高电平。
II
兰州交通大学毕业设计（论文）
目 录
摘 要 .................................................................... I Abstract ................................................................ II 1. 绪 论 ................................................................ 1 1.1 1.2 1.3 2. 课题背景、目的及意义 ............................................. 1 国内外发展现状分析 ............................................... 1 本文的工作内容和结构安排 ......................................... 2