74LS90组成的10进制加法计数器一个计数周期波形
十进制计数器
十进制计数器简介十进制计数器是一种常见的计数器类型，用于在电子设备和计算机中记录和显示数字。
它由一组数字显示单元和逻辑电路构成，能够按照十进制系统的规则进行计数。
本文将介绍十进制计数器的工作原理、应用领域以及常见的实现方法。
工作原理十进制计数器的工作原理基于十进制数字系统。
十进制系统是一种计数和计量的方法，使用0-9这10个数字，每个数字的值代表了一定的数量。
十进制计数器通过逐个增加计数器中的数字，从0递增到9，然后再回到0，形成一个循环。
十进制计数器通常由多个数字显示单元组成，每个显示单元可以显示一个数字。
例如，一个四位的十进制计数器可以显示0至9999的数值。
计数器中的逻辑电路能够根据当前的计数值控制各个显示单元的状态，使其按照正确的顺序显示相应的数字。
应用领域十进制计数器在很多领域都有广泛的应用，特别是在计算机技术和电子设备中。
以下是一些常见的应用领域：1. 计算机在计算机中，十进制计数器用于记录和控制程序的执行次数、计时器和时钟。
例如，计算机中的时钟电路经常使用十进制计数器来实现时间的计算和显示。
2. 电子设备在许多电子设备中，如数字电子表、计算器、计数器、时钟等，都使用了十进制计数器。
它们能够以人类可读的方式显示数字，方便用户进行数值的输入和查看。
3. 工业自动化在工业自动化领域，十进制计数器可以用于对生产线上的产品数量进行计数和控制。
当计数器达到预设的数量时，可以触发相应的操作，如停止生产线或自动分拣产品。
4. 计量仪器在科学实验和工程测量中，十进制计数器被广泛用于记录和显示测量结果。
例如，在温度计、压力计、计时器等仪器中，都使用了十进制计数器来显示测量的数值。
实现方法十进制计数器可以使用不同的电子元件和逻辑电路进行实现。
以下是一些常见的实现方法：1. 逻辑门电路通过组合逻辑门电路，可以实现简单的十进制计数器。
例如，使用4个D型触发器和若干个与、或、非门，可以构建一个四位的十进制计数器。
电工电子技术习题3
习 题 九9-1 列出 解：9-2 -或逻辑表达式。
解：(a) F=AB+AB+AB (b) F=AB+AB 9-3 用逻辑代数的公式或真值表证明下列等式。
解：(1) ABC+A+B+C=ABC+ABC 1=（2）AB+AB+AB=A(B+B)+AB=A+AB=A+B (3) A+AB=A+AB+AB=A+(A+A)B=A+B (4) AB+AB AB AB (A+B A+B =AB+AB == ）（） 9-4 用代数法将下列逻辑函数进行化简。
（1）F= ABC + ABC + ABC + ABC （2）F= AB + AB + ABC + ABC （3）F= ABC + ABD + ABC +CD + BD （4）F= AB +BC +BC +ABF=ABC+ A 的真值表。
（a ）（b ）图9.31 习题9-2的图（1）ABC+A+B+C = 1 （2）AB+AB+AB =A+B （3）A+AB = A+B（4）AB+AB = AB+AB解：(1) F=ABC+ABC+ABC+ABC=AC(B+B)+AC(B+B)=AC+AC=(A+A)C=C (2) F=AB+AB+ABC+ABC=AB(1+C)+AB(1+C)=AB+AB (3)F=ABC+ABD+ABC+CD+BD =ABC+B(AD+D)+ABC+CD =ABC+B(A+D)+ABC+CD =ABC+AB+BD+ABC+CD =AB+BD+ABC+CD=B(A+AC)+BD+CD =B(A+C)+BD+CD =AB+BC+BD+CD =AB+B(C+D)+CD =AB+BCD CD =AB+B+CD =B+CD+(4) F=AB+BC+BC+AB=B(A+A)+BC+BC=B+BC+BC=B+BC=B+C 9-5 先化简下列逻辑函数，再变成与非-与非形式，并画出能实现逻辑函数的逻辑图。
解： （1）F=AB+B+BCD=AB+B=A+B=A+B A B =（2）F=AB+AB+AB=A(B+B)+AB=A+AB=A+B=AB9-6 对图9.32所示逻辑电路完成下列要求：（2）F= AB + AB + AB（1）F= AB + B + BCD 图9.32 习题9-6的图A FBA FBF（1）写出逻辑电路的逻辑表达式并化简之。
基于十进制计数芯片74LS90的设计课程设计
基于十进制计数芯片74LS90的设计课程设计.目录1 设计框图与方案选择................................................11.1 设计思路 (1)1.2 方案的选择与论证 (1)2 单元电路的分析与设计 (3)2.1 脉冲电路设计 (3)2.2显示电路设计 (4)2.2.1 计数器的设计 (4)2.2.2 显示单元电路 (5)2.2.3 控制电路.............................................. 6 3 总体电路设计...................................................... 7 4 系统调试与仿真.................................................... 8 5 实物制作与调试................................................... 10 结束语............................................................. 11 参考文献.. (12)..1 设计框图与方案选择1.1 设计思路首先，本次电子秒表的设计任务要求计数精度可达百分之一秒，因此基准脉冲应该获得频率为100HZ的脉冲信号。
要求可显示时间99.99秒，因此每一位都为十进制位。
控制部分可用三个控制键分别进行启动、暂停、清零功能。
分别实现以上模块功能，即可设计出符合要求的电子秒表。
显示部分译码器计数电路启动暂停多谐振荡清零电路电路原理方框图图11.2 方案的选择与论证方案一基于十进制计数芯片74LS90的设计..题目要求达到可计数99.99秒，则需要四个数码管;要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。
可采用集成电路555定时器与电阻和电容组成的多谐振荡器。
毕业设计183数字电子钟的设计
数字电子钟的设计[实验目的]：1、巩固和加强“模拟电子技术”，“数字电子技术”课程的理论知识；2、掌握电子电路一般的设计方法，并了解电子产品研制开发过程；3、基本掌握电子电路安装和调试的方法；4、培养独立分析问题和解决问题的能力以及创新能力和创新思维。
分析问题和解决问题的能力以及创新能力和创新思维。
[实验要求]：1、设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期；2、当电路发生走时误差时，要求电路具有校时功能。
3、要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。
[实验器材]:数字电路实验箱一个,面包板一块,74LS90 9片,74LS48 6片,74LS00 5片,CC4012 2片，4.7K和5.1K电阻各一个,大小电容各一个,若干导线[实验原理]：数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
国开作业《数字电子电路》实验3集成计数器设计参考77
实验三集成计数器实验报告
一、实验目的和要求
1、学会用触发器构成计数器。
2、熟悉集成计数器。
3、掌握集成计数器的基本功能。
二、实验原理
计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。
1、用D触发器构成异步二进制加法/减法计数器
图5-1 3位二进制异步加法器
如上图5-1所示，是由3个上升沿触发的D触发器组成的3位二进制
异步加法器。
图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。
将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：
图5-2 3位二进制异步减法器
2、异步集成计数器74LS90
74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：
图5-3 74LS90的引脚排列图。
74ls90电子秒表说明书
第１章绪论１.１选题的目的随着电子技术的发展，电子技术在各个领域的运用也越来越广泛。
人们对它的认识也逐渐加深。
作为一个学习电子专业的大学生，我们不但要有扎实的基础知识、课本知识，还应该有较强的动手能力。
现实也要求我们既精通电子技术理论，更要掌握电子电路设计、实验研究和调试技术。
１.2 设计的要求1.2.1设计题目和设计指标设计题目：电子秒表。
设计指标：1. 计数范围000~999。
2. 具有启动、暂停、停止功能。
1.2.2 设计功能电子秒表是重要的记时工具,广泛运用于各行各业中。
它可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。
作为一种测量工具，电子秒表相对其它一般的记时工具具有便捷、准确、可比性高等优点，不仅可以提高精确度，而且可以大大减轻操作人员的负担，降低错误率。
第２章方案设计2.1电路的方框图电路的方框图主要由脉冲产生电路、控制及分频电路、计数电路、译码驱动电路及显示电路等单元电路的综合电路组成。
如图2—1所示。
图2-1 电子秒表电路方框图2.2 方案介绍脉冲产生电路由NE555构成的多谐振荡器，是一种能产生矩形波的自激振荡器，也称矩形波发生器。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时电路在这两个稳态之间自动的交替变换，由此产生矩形脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
并且555定时器的比较器灵敏度高，输出驱动电流大，功能灵活且电路结构简单计算简单。
因此在本电路中采用NE555定时器构成的多谐振荡器作为振荡源。
控制及分频电路（1）启动，停止的功能利用基本RS触发器控制秒表的启动与停止。
（2）暂停的功能用一个开关控制振荡器的输出端与分频电路的输入端的开合。
合则继续，开则暂停。
计数电路74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法. 将12脚与1脚相连组成十进制计数器。
74LS90计数器
实验十一74LS90计数器
一、实验目的：
1. 掌握74LS90的功能原理。
2. 能够利用74LS90完成相关计数器电路设计。
二、实验原理：
74LS90计数器是一种中规模二-五-十进制异步计数器，
管脚图如图所示。
R01、R02是计数器置0端，同时为1有效；R91和
R92为置9端，同时为1时有效；若用A输入，QA输出，
为二进制计数器；如B为输入，QB-QD可输出五进制计数
器；将QA与B相连，A做为输入端，QA-QD输出十进制计
数器；若QD与A输入端相连，B为输入端，电路为二-五
混合进制计数器。
74LS90的功能表：
三、实验内容：
1. 利用74LS90接成十进制计数器。
将QA与B相连，A做为输入端，QA-QD输出十进制计数器，电路图如下：
2. 试利用74LS90接成五进制计数器。
如B为输入，QB-QD可输出五进制计数器，电路图如下：
3. 试利用74LS90接成60进制计数器。
单块74LS191芯片最大计数十进制。
要接成60进制计数器，先要做一个大于或等于60进制的计数器。
在这里先把两片74LS191接成一个100进制的计数器，在当计数器在59时对十位清零即可设计成60进制计数器。
电路图如下：
四、实验分析：
1、通过本实验的学习，我进一步掌握了74LS90的功能原理。
基本能够利用74LS90完成简单计数器电路设计。
2、实验过程中最关键的是熟悉74LS90的功能，再根据其功能设计相关计数器，就可以做到得心应手。
十进制加法计数器课程设计
实验十九 计数、译码、显示电路一、实验目的1、掌握中规模集成计数器74LS90的逻辑功能。
2、学习使用74LS48、BCD译码器和共阴极七段显示器。
3、熟悉用示波器测试计数器输出波形的方法。
二、 实验原理计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的，下面分别加以介绍。
1、计数器：计数器是一种中规模集成电路，其种类有很多。
如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律可分为二进制计数器、十进制计数器、可编程N进制计数器等多种产品。
常用计数器均有典型产品，不须自己设计，只要合理选用即可。
本实验选用74LS90二—五进制计数器，其功能如下表所示。
6263（1） R 0(1)和R 0(2)为直接复位端，R 9(1)和R 9(2)为直接置位端，可以预置数字“9”（Q D = Q A = 1，Q B = Q C = 0）。
（2） A 为二分频计数器的输入，Q A 的输出频率为CP A 的1/2。
B 为五进制计数器的输入，把Q A 输出作为五进制计数器B 的输入，即构成8421BCD 码十进制计数器。
2、 译码器：这里所说的译码器是将二进制数译成十进制数的器件。
我们选用的74LS48是BCD 码七段译码器兼驱动器。
其外引线排列图和功能表如下所示。
1234567891011121314GNDVCC 74LS48B1615CLTBI/RBORBIDAgabcdef十进制数 或功能输 入LT RBI D C B A 0123H H H H H X X X L L L L L L L H L L H L L L H H BI/RBO H H H H 输 出a b c d e f g H H H H H H L L H H L L L L H H L H H L H H H H H L L H 字 型注4567H H H H X X X X L H L L L H L H L H H L L H H H H H H H L H H L L H H H L H H L H H L L H H H H H H H H L L L L H H H X X X H L L L H L L H H L H L H H H H H H H H H H H H H L L H H L L L H H L H L L H H L L H 891011H X H L H H H H H H X X X H H L L H H L H H H H L H H H L H L L L H H H L L H L H H L L L H H H H L L L L L L L 12131415H X H H H H H 1BI RBI LTX H LX XL X X X X X X X XL L L L L L HL L L L L L L L L L L L L L H H H H H H H2 34（1） 要求输出数字0～15时，“灭灯输入”（BI ）必须开路或保持高电平。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
模拟电子技术课程设计——数字电子秒表
广东工业大学华立学院课程设计（论文）课程名称模拟电子技术题目名称信号发生器学生学部（系）信息与计算机学部专业班级09信息工程1班学号学生姓名指导教师黎燕霞2011年6月27 日广东工业大学华立学院课程设计（论文）任务书一、课程设计（论文）的内容数字电子计时器一般有振荡器、分频器、译码器和显示器等几部分组成，这些都是数字电路应用最广泛的基本电路。
本设计要求设计一个数字电子秒表，该秒表具有显示、连续计时、直接清零、启动计时和停止计时等功能。
二、课程设计（论文）的要求与数据1. 要求秒表范围0.1-9.9秒，设计精度为0.1秒；2. 要求用一个开关控制三种工作状态，其转换顺序为清零-计时-停止-清零。
3. 要求画好电路图，阐明电路的工作原理，说明设计思想；三、课程设计（论文）应完成的工作1. 完成数字电子秒表的设计（包括计数器设计、555振荡模块设计、时序控制电路设计、数码显示器设计），绘制电路原理图；2. 完成课程设计报告的撰写。
四、课程设计（论文）进程安排五、应收集的资料及主要参考文献【1】邓保青.数字电子技术实验指导书.【2】王毓银.数字电路逻辑设计（脉冲与数字电路第三版）.高等教育出版社，2003.11.【3】康华光.电子技术基础-数字部分（第四版）.高等教育出版社，2006.6.【4】李大友.数字电路逻辑设计.清华大学出版社，2007.12.【5】阎石.数字电子技术基础（第四版）.高等教育出版社，2005.6.发出任务书日期：2011年6月1日指导教师签名：计划完成日期：2011 年6月30日教学单位责任人签章：目录1前言 (1)2设计目的与任务 (1)2.1设计目的 (1)2.2设计的任务 (2)2.3课程设计的要求及指标 (2)3数字电子秒表设计 (3)3.1电子秒表的基本组成和工作原理 (4)3.2发生电路 (5)3.2.1 脉冲发生器（由555构成的多谐振荡器）原理 (5)3.2.2 脉冲发生器（由555构成的多谐振荡器）的参数计算 (5)3.3计数电路 (6)3.4译码显示电路 (8)4电路仿真 (10)5数字电子技术的内容 (10)5.1 数字电子设计的要求及步骤 (11)5.2.组装调试 (12)6元器件明细清单 (13)7参考文献 (13)1前言随着电子技术的发展，电子技术在各个领域的运用越来越广泛。
十进制计数器74LS90中文资料
十进制计数器74LS90中文资料
74LS90功能：十进制计数器（÷2 和÷5）
原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。
有选通的零复位和置9 输入。
为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。
LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。
H=高电平 L=低电平×=不定
注1：对于BCD（十进）计数，输出QA 连到输入B 计数注2：对于5-2 进制计数，输出QD 连到输入A 计数
图1 74LS90引脚图
图2 74LS90逻辑图。
数字电子技术课程设计(电子秒表)
数字电子技术课程设计报告题目：电子秒表的设计专业：班级：姓名：指导教师：课程设计任务书学生班级：学生姓名：学号：设计名称：电子秒表的设计起止日期：指导教师：周珍艮目录绪论- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 4 第一章、设计要求1.1设计任务及目的- - - - - - - - - - - - - - - - - - - - - - -- - - - - - - - -51.2 系统总体框图- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 51.3、设计方案分析- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -6第二章、电路工作原理及相关调试2.1 电路工作原理- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 72.1相关调试- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- 11第三章、实验总结附录A 电子秒表原理图附录B 相关波形元件清单参考文献绪论随着电子技术的发展，电子技术在各个领域的运用也越来越广泛，渗透到人们日常生活的方方面面，掌握必要的电工电子知识已经成为当代大学生特别是理工类大学生必备的素质之一。
电子秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、二一五一十进制异步加法记数器、数据选择器和显示译码器等组成。
整个秒表需有一个清零/ 启动信号和一个停止/保持信号装置，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。
十进制计数器74LS90
TL F 6381DM74LS90 DM74LS93Decade and Binary CountersJune 1989DM74LS90 DM74LS93Decade and Binary CountersGeneral DescriptionEach of these monolithic counters contains four master-slave flip-flops and additional gating to provide a divide-by-two counter and a three-stage binary counter for which the count cycle length is divide-by-five for the ’LS90and divide-by-eight for the ’LS93All of these counters have a gated zero reset and the LS90also has gated set-to-nine inputs for use in BCD nine’s com-plement applicationsTo use their maximum count length (decade or four bit bina-ry) the B input is connected to the Q A output The inputcount pulses are applied to input A and the outputs are as described in the appropriate truth table A symmetrical di-vide-by-ten count can be obtained from the ’LS90counters by connecting the Q D output to the A input and applying the input count to the B input which gives a divide-by-ten square wave at output Q AFeaturesY Typical power dissipation 45mW YCount frequency 42MHzConnection Diagrams (Dual-In-Line Packages)TL F 6381–1Order Number DM74LS90M or DM74LS90N See NS Package Number M14A or N14ATL F 6381–2Order Number DM74LS93M or DM74LS93N See NS Package Number M14A or N14AC 1995National Semiconductor Corporation RRD-B30M105 Printed in U S AAbsolute Maximum Ratings(Note)If Military Aerospace specified devices are required please contact the National Semiconductor Sales Office Distributors for availability and specifications Supply Voltage7V Input Voltage(Reset)7V Input Voltage(A or B)5 5V Operating Free Air Temperature RangeDM74LS0 C to a70 C Storage Temperature Range b65 C to a150 C Note The‘‘Absolute Maximum Ratings’’are those values beyond which the safety of the device cannot be guaran-teed The device should not be operated at these limits The parametric values defined in the‘‘Electrical Characteristics’’table are not guaranteed at the absolute maximum ratings The‘‘Recommended Operating Conditions’’table will define the conditions for actual device operationRecommended Operating ConditionsSymbol ParameterDM74LS90Units Min Nom MaxV CC Supply Voltage4 7555 25V V IH High Level Input Voltage2V V IL Low Level Input Voltage0 8V I OH High Level Output Current b0 4mA I OL Low Level Output Current8mA f CLK Clock Frequency(Note1)A to Q A032MHzB to Q B016f CLK Clock Frequency(Note2)A to Q A020MHzB to Q B010t W Pulse Width(Note1)A15B30nsReset15t W Pulse Width(Note2)A25B50nsReset25t REL Reset Release Time(Note1)25ns t REL Reset Release Time(Note2)35ns T A Free Air Operating Temperature070 C Note1 C L e15pF R L e2k X T A e25 C and V CC e5VNote2 C L e50pF R L e2k X T A e25 C and V CC e5V’LS90Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)Symbol Parameter Conditions MinTypMax Units (Note1)V I Input Clamp Voltage V CC e Min I I e b18mA b1 5V V OH High Level Output V CC e Min I OH e Max2 73 4VVoltage V IL e Max V IH e MinV OL Low Level Output V CC e Min I OL e MaxVoltage V IL e Max V IH e Min0 350 5V(Note4)I OL e4mA V CC e Min0 250 4I I Input Current Max V CC e Max V I e7V Reset0 1Input Voltage VCC e Max A0 2mAV I e5 5V B0 42’LS90Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)(Continued)Symbol Parameter Conditions MinTypMax Units (Note1)I IH High Level Input V CC e Max V I e2 7V Reset20Current A40m AB80I IL Low Level Input V CC e Max V I e0 4V Reset b0 4Current A b2 4mAB b3 2I OS Short Circuit V CC e Max(Note2)b20b100mA Output CurrentI CC Supply Current V CC e Max(Note3)915mA Note1 All typicals are at V CC e5V T A e25 CNote2 Not more than one output should be shorted at a time and the duration should not exceed one secondNote3 I CC is measured with all outputs open both RO inputs grounded following momentary connection to4 5V and all other inputs groundedNote4 Q A outputs are tested at I OL e Max plus the limit value of I IL for the B input This permits driving the B input while maintaining full fan-out capability ’LS90Switching Characteristicsat V CC e5V and T A e25 C(See Section1for Test Waveforms and Output Load)From(Input)R L e2k XSymbol Parameter To(Output)C L e15pF C L e50pF UnitsMin Max Min Maxf MAX Maximum Clock A to Q A3220MHz Frequency B to QB1610t PLH Propagation Delay TimeA to Q A1620nsLow to High Level Outputt PHL Propagation Delay TimeA to Q A1824nsHigh to Low Level Outputt PLH Propagation Delay TimeA to Q D4852nsLow to High Level Outputt PHL Propagation Delay TimeA to Q D5060nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q B1623nsLow to High Level Outputt PHL Propagation Delay TimeB to Q B2130nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q C3237nsLow to High Level Outputt PHL Propagation Delay TimeB to Q C3544nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q D3236nsLow to High Level Outputt PHL Propagation Delay TimeB to Q D3544nsHigh to Low Level Outputt PLH Propagation Delay Time SET-9to3035ns Low to High Level Output Q A Q Dt PHL Propagation Delay Time SET-9to4048ns High to Low Level Output Q B Q Ct PHL Propagation Delay Time SET-0to4052ns High to Low Level Output Any Q3Recommended Operating ConditionsSymbol ParameterDM74LS93Units Min Nom MaxV CC Supply Voltage4 7555 25V V IH High Level Input Voltage2V V IL Low Level Input Voltage0 8V I OH High Level Output Current b0 4mA I OL Low Level Output Current8mA f CLK Clock Frequency(Note1)A to Q A032B to Q B016MHz f CLK Clock Frequency(Note2)A to Q A020B to Q B010t W Pulse Width(Note1)A15B30nsReset15t W Pulse Width(Note2)A25B50nsReset25t REL Reset Release Time(Note1)25ns t REL Reset Release Time(Note2)35ns T A Free Air Operating Temperature070 C Note1 C L e15pF R L e2k X T A e25 C and V CC e5VNote2 C L e50pF R L e2k X T A e25 C and V CC e5V’LS93Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)Symbol Parameter Conditions MinTypMax Units (Note1)V I Input Clamp Voltage V CC e Min I I e b18mA b1 5V V OH High Level Output V CC e Min I OH e Max2 73 4VVoltage V IL e Max V IH e MinV OL Low Level Output V CC e Min I OL e MaxVoltage V IL e Max V IH e Min0 350 5V(Note4)I OL e4mA V CC e Min0 250 4I I Input Current Max V CC e Max V I e7V Reset0 1Input Voltage VCC e Max A0 2mAV I e5 5V B0 4I IH High Level Input V CC e Max Reset20Current V I e2 7V A40m AB804’LS93Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)(Continued)Symbol Parameter Conditions MinTypMax Units (Note1)I IL Low Level Input V CC e Max V I e0 4V Reset b0 4Current A b2 4mAB b1 6I OS Short Circuit V CC e Max(Note2)b20b100mA Output CurrentI CC Supply Current V CC e Max(Note3)915mA Note1 All typicals are at V CC e5V T A e25 CNote2 Not more than one output should be shorted at a time and the duration should not exceed one secondNote3 I CC is measured with all outputs open both RO inputs grounded following momentary connection to4 5V and all other inputs groundedNote4 Q A outputs are tested at I OL e max plus the limit value of I IL for the B input This permits driving the B input while maintaining full fan-out capability ’LS93Switching Characteristicsat V CC e5V and T A e25 C(See Section1for Test Waveforms and Output Load)From(Input)R L e2k XSymbol Parameter To(Output)C L e15pF C L e50pF UnitsMin Max Min Maxf MAX Maximum Clock A to Q A3220MHz Frequency B to QB1610t PLH Propagation Delay TimeA to Q A1620nsLow to High Level Outputt PHL Propagation Delay TimeA to Q A1824nsHigh to Low Level Outputt PLH Propagation Delay TimeA to Q D7085nsLow to High Level Outputt PHL Propagation Delay TimeA to Q D7090nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q B1623nsLow to High Level Outputt PHL Propagation Delay TimeB to Q B2130nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q C3237nsLow to High Level Outputt PHL Propagation Delay TimeB to Q C3544nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q D5160nsLow to High Level Outputt PHL Propagation Delay TimeB to Q D5170nsHigh to Low Level Outputt PHL Propagation Delay Time SET-0to4052ns High to Low Level Output Any Q5Function TablesLS90BCD Count Sequence(See Note A)CountOutputQ D Q C Q B Q A 0L L L L 1L L L H 2L L H L 3L L H H 4L H L L 5L H L H 6L H H L 7L H H H 8H L L L 9H L L HLS90Bi-Quinary(5-2)(See Note B)CountOutputQ A Q D Q C Q B 0L L L L 1L L L H 2L L H L 3L L H H 4L H L L 5H L L L 6H L L H 7H L H L 8H L H H 9H H L LLS93Count Sequence(See Note C)CountOutputQ D Q C Q B Q A0L L L L1L L L H2L L H L3L L H H4L H L L5L H L H6L H H L7L H H H8H L L L9H L L H10H L H L11H L H H12H H L L13H H L H14H H H L15H H H HNote A Output Q A is connected to input B for BCD count Note B Output Q D is connected to input A for bi-quinary count Note C Output Q A is connected to input BNote D H e High Level L e Low Level X e Don’t CareLS90Reset Count Truth TableReset Inputs OutputR0(1)R0(2)R9(1)R9(2)Q D Q C Q B Q AH H L X L L L L H H X L L L L L X X H H H L L H X L X L COUNTL X L X COUNTL X X L COUNTX L L X COUNTLS93Reset Count Truth TableReset Inputs OutputR0(1)R0(2)Q D Q C Q B Q AH H L L L LL X COUNTX L COUNT6Logic DiagramsLS90TL F 6381–3LS93TL F 6381–4The J and K inputs shown without connection are for reference only and are functionally at a high level78Physical Dimensions inches(millimeters)14-Lead Small Outline Molded Package(M)Order Number DM74LS90M or DM74LS93MNS Package Number M14A9D M 74L S 90 D M 74L S 93D e c a d e a n d B i n a r y C o u n t e r sPhysical Dimensions inches (millimeters)(Continued)14-Lead Molded Dual-In-Line Package (N)Order Number DM74LS90N or DM74LS93NNS Package Number N14ALIFE SUPPORT POLICYNATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION As used herein 1 Life support devices or systems are devices or 2 A critical component is any component of a life systems which (a)are intended for surgical implant support device or system whose failure to perform can into the body or (b)support or sustain life and whose be reasonably expected to cause the failure of the life failure to perform when properly used in accordance support device or system or to affect its safety or with instructions for use provided in the labeling can effectivenessbe reasonably expected to result in a significant injury to the userNational Semiconductor National Semiconductor National Semiconductor National Semiconductor CorporationEuropeHong Kong LtdJapan Ltd1111West Bardin RoadFax (a 49)0-180-530858613th Floor Straight Block Tel 81-043-299-2309。
数字电路第6章习题参考答案
电路 如图
1010
1001
1000 0111 0110 (b)
19
利用后十一个态，反馈置位信号直接由进位端Oc=QDQCQBQA 引 入，预置数为16-11=5=0101，状态迁移关系如下：
QDQCQBQA 0101
0110 0111
1000
1001 1010 电路 如图
1111
1110
1101
1100
励议程和时钟议程为：F1:(LSB) CP1=CP,J1=Q4,K1=1（书上有错）
F2:
CP2=Q1,J2=K2=1
F3:
CP3=Q2,J3=K3=1
F4:(MSB) CP4=CP,J4=Q1Q2Q3,K4=1
要求：（1）画出该计数器逻辑电路图；
（2）该计数器是模几计数器；
（3）画出工作波形图（设电路初始状态为0000）。
01 01 01 01
00 00 10 10
00 00
3
1001
1010
1111
0000 0001 0010 0011
1000
1011
1100
0100
1101
1110
0111 0110 0101
（3）画出工作波形图（设电路初始状态为0000）。
4
6.3 设计一个计数电路，在CP脉冲作用下，3个触发器QA,QB,QC 及输出C的波形图如图所示（分别选用JK触发器和D触发器）。 QC为高位， QA为低位。
00 1 1 X 0 01 0 0 X X
11 0 0 X X 10 1 1 X X
Q 2n1Q 1nQ 2nQ 1nQ 2n
J 4 Q3nQ2 nQ1n K 4 1 J 3 Q2 nQ1n K 3 Q2 nQ1n J 2 K 2 Q1n
实验五74LS90计数器及其应用
实验五74LS90计数器及其应⽤实验五 74LS90计数器及其应⽤吴宇 2009302301 9294⼀、实验⽬的（1）熟悉常⽤中规模计数器的逻辑功能。
（2）掌握⼆进制计数器和⼗进制计数器的⼯作原理和使⽤⽅法（3）熟练掌握利⽤74LS90计数器设计其他进制计数器的⽅法⼆、实验设备数字电路实验箱，数字万⽤表，74LS90，函数信号发⽣器，74LS47及数码管三、实验原理计数是⼀种最简单的基本运算，计数器在数字系统中主要是对脉冲信号个数进⾏计数，以实现测量、计数和控制功能，同时兼有分频的功能。
计数器按计数进制分有⼆进制计数器，⼗进制计数器和任意进制计数器；按技术单元中触发器所接受计数脉冲和翻转顺序分有异步计数器、同步计数器；按计数供能分忧加法计数器，减法计数器，可逆计数器等。
1. 异步清零⼆——五——⼗进制异步计数器 74LS90 74LS90是⼀块⼆五⼗进制异步计数器，外形为双列直插。
计数脉冲由单次脉冲源提供，如果从1CP 端输⼊，从0Q 端输出，则是⼆进制计数器；如果从2CP 端输⼊，从321Q Q Q 输出，则是异步五进制加法计数器。
四、实验内容(1).⽤74LS90实现⼗进制，并⽤数码管显⽰⽤BCD8421码实现⼗进制，时钟信号从1CP 端输⼊，0Q 端为最低位输出信号，并作为进位信号输⼊2CP 端，321Q Q Q 输出，由⾼到低排列。
⼗进制仿真实现图：(2).⽤74LS90实现六进制，并⽤数码管显⽰复位法：原理：先将74LS90连成⼗进制，然后连出进位信号⾄复位端进位。
即当输出为0110时，输出复位信号。
可以把21Q Q 练到0102R R 得到复位信号，仿真如图：六进制仿真实现图：六进制置数法：即输出012349：(3).⽤74LS90实现数字024*******循环，并⽤数码管显⽰分析：将024*******写成⼆进制代码如下：由上表可发现此脉冲序列信号和5421码有些类似，即把5421码最⾼位放到最低位即为此脉Q Q Q Q依次输⼊到数码管即可。
74ls90实现24进制计数器心得体会
74ls90实现24进制计数器心得体会用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为六进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0110时第二片自身清零，这样完成一次60的计数，且回到初态，两片74LS90全部清零，继续重复计数。
（见图3）时计数器具体设计方案为：用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为二进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0010（即十进制的二）且第一片达到0100（即十进制的四）时第一片和第二片同时清零，这样完成一次24的计数，且回到初态，继续重复计数。
（见图4）(3)译码输出显示单元电路为了将计数器输出的8421BCD 码显示出来，需用译码输出显示电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑，我们采用较熟悉的七段译码显示电路。
本设计可选器件74LS47为译码电路。
二-五-十进制异步加法计数器74LS90
2. 二-五-十进制异步加法计数器74LS90 ★ 从计数器命名可知：74LS90可以实现二进制、五进制加法计数功能，如果按照“低位片循环一周，向高位片进一位”的级联扩展方式，将二进制加法计数单元和五进制加法计数单元联系起来，就可以实现十进制加法计数器，此时，整个计数器组成了异步时序逻辑电路的结构，因此，74LS90被称为二-五-十进制异步加法计数器。
与74LS197的使用类似，74LS90通过级联组成十进制异步加法计数器时，也存在两种方式，下文中将详细介绍。
74LS90的芯片封装图和功能示意图如图8.3.16所示。
图8.3.17 二-五-十进制异步加法计数器74LS90 （a ）芯片封装图 （b ）功能示意图★ 分析图8.3.17，将得到的74LS90的管脚信息总结如下：74LS90的逻辑功能端包括2个下降沿有效的输入时钟信号端 和 、4个高有效的输入控制端 ，以及4个输出状态端 。
表8.3.10为74LS90的功能表，完整地表达了74LS90的逻辑功能。
表8.3.10 二-五-十进制异步加法计数器74LS90的功能表★ 分析表8.3.10，将得到的74LS90的逻辑功能完整总结如下：◆ 异步置9、高有效，为置数控制端。
0123 Q Q Q Q 、、、10 CLK CLK B 0A 0B 99A R R S S 、、、B 9A 9 S S 、74LS90没有提供输入数据端，当时， ，即输出状态被直接置为9。
◆ 异步清零、高有效， 为清零控制端。
◆ 计数器在不置数、不清零的前提下，时钟脉冲的下降沿工作，完成计数功能，有以下四种情况。
▲ 时钟信号从输入，则完成二进制加法计数，对应输出状态为； ▲ 时钟信号从输入，完成五进制加法计数，对应输出状态排列为 ，工作循环为000到100的递增循环， 为最高位； ▲ 时钟信号从 输入，且将二进制计数器的输出状态 作为五进制计数器的时钟信号，接入，则组成了“二进制单元先运行，五进制单元后运行”的级联结构，由此实现十进制加法计数功能，其输出状态排列为； ▲ 时钟信号从 输入，且将五进制计数器的输出最高位状态作为二进制计数器的时钟信号，接入，则组成了“五进制单元先运行，二进制单元后运行”的级联结构，由此实现的十进制加法计数器的输出状态排列为。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图17－2为各点波形图。
单稳态触发器的输入触发负脉冲信号v i由基本RS触发器Q端提供，输出负脉冲v O 通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻R Off 。
定时元件RC取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的R P和C P。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17－1 电子秒表原理图3、时钟发生器图17－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
调节电位器R W，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。
图17－2单稳态触发器波形图图17－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端Q D取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。
74ls90工作原理
74ls90工作原理74LS90是个可用来累加或倒累加的计数器，是一种四位计数器，采用 LS TTL辑电路制成。
在以计数器的形式出现之前，它已经存在很多年了，今天它仍然在许多应用中使用，被广泛用于一些电子计算机系统中。
74LS90是一种被用于以计数器的形式一起使用的一种 TTL 辑电路。
它通常被用来记录和测量一些特定的事件发生的次数，例如每秒的脉冲数、文件传输的数据大小、或者交易数量等等。
74LS90数器由四个独立的计数单元组成，每个计数单元可以计数 0～15之间的数字。
此外，计数器还包括两个额外的输入引脚：倒计数输入引脚、初始计数输入引脚。
倒计数输入引脚用来将计数器从高到低进行倒计数，初始计数输入引脚用来从指定的值开始计数。
74LS90数器的工作原理是异步的，它的计数过程受计数器的前面的计数单元的计数值的影响。
每当计数器的某个计数单元计数到了最大值 15，它会将计数器的后面一个计数单元的计数值加一（如果后面计数单元的计数值不是最大值15），而这个计数单元则会从最小值0开始重新计数。
此外，74LS90数器还有一个“重新计数”的功能，这个功能可以使计数器重新计数，以便它可以重新计数任何一个新的数值。
“重新计数”的方式是通过其他的一些控制输入引脚来控制的。
74LS90数器的输出信号具有异步的特性，这表明控制输入引脚改变时，计数器输出状态必须由当前信号负责控制和改变，而不是由控制输入信号引起的改变。
74LS90数器可以用来记录一些特定的事件发生的次数，这些计数值也可以用来做一些简单的计算，例如用来表示一个时间段内发生的事件的次数。
因此，74LS90数器在不同的电子系统中被应用的比较广泛。
总的来说，74LS90数器是一个非常有用的电子元件，它可以用来计数和测量特定的事件发生的次数，也可以用来记录一些简单的计算，例如计算某一时间段内发生的事件次数。
此外，它还具有一些特殊的功能，例如倒计数和重新计数等。
因此，74LS90数器也被广泛用于各种电子系统中来满足不同的需求。
(2020级)《电路电子基础实验2》在线课程学习通章节答案期末考试题库2023年
（2020级）《电路电子基础实验2》在线课程学习通超星课后章节答案期末考试题库2023年1.实验设计：以下哪种方式能实现9进制加法计数器的线路搭建答案:将D0与D3口分别连接到与非门上，再串接非门，最后连接到计数器的CR端2.集成块内部逻辑判断存在优先级的情况，当CPu接收到脉冲时，即使置数端LD非=0，也可以正常进行加法运算。
答案:错3.观察单稳态触发器部分的D、F点的波形发现显示脉冲持续时间比较短，需减小电路中电容C的电容值来解决。
答案:错4.实验内容与步骤：如需要控制十进制计数器输出给定输出数值，那么以下哪种操作是正确的？答案:CR=LD=0；5.如果555电路的第5脚外接瓷片电容到共地端，当第6脚输入电压大于2VCC/3时，第3脚输出（）答案:0电平6.负载电阻RL发生变化会对电压放大倍数Au造成影响。
答案:我的答案：对7.本实验为了观察对静态工作点的影响,改变了哪些电路参数?( )答案:UCC###RC###Rb18.在测量静态工作点时,下列说法正确的有( )答案:电路的输入信号Ui=0###测VB、VC和VE时,使用数字万用表测量###实验开始的时候,调节RW,使VE=2V###根据实验电路,9.74LS74集成块在本实验中的功能是( )。
答案:作为分频器使用###产生1Khz脉冲频率10.实验中要得到4KHz的输出脉冲频率,调节的是F3功能模块电路中的哪个参数?( )答案:R11.本实验电路F3功能模块电路中电容C选取的值是( )uF。
答案:0.112.实验内容与步骤：按照计数器中的各个触发器状态更新情况的不同，计数器可分为：答案:同步计数器###异步计数器13.与其他触发器连接，一个十进制74LS192芯片也可以构建出可实现任意进制的计数器答案:错14.当对74LS192设定指定值，D0-D3输入逻辑值为0010时，Q0-Q3输出值应为：答案:001015.实验内容：电子秒表由以下哪些部分构成：答案:基本RS触发器部分###单稳态电路部分###555时钟发生器部分###计数器部分16.时钟发生器部分的功能是提供一个频率为100Hz左右的脉冲时基信号。