磁控溅射300nm铜膜的电学性能研究

磁控溅射300nm铜膜的电学性能研究
雒向东1,2,吴学勇1,赵海阔1
(1.兰州城市学院培黎工程技术学院,兰州　730070;2.中国空间技术研究院兰州物理研究所,兰州　730000)
摘　要:　采用射频磁控溅射方法,在不同的基片温度T s和偏压U s条件下淀积300nm厚的Cu 膜,用扫描电镜(SEM)、原子力显微镜(A FM)、四点探针电阻测试仪,研究了薄膜的表面形貌和电阻率。

结果表明:Cu膜的表面粗糙度和电阻率随工艺参数的改变而变化。

随着T s的升高,薄膜表面粗糙度R rms与电阻率ρ均经历了先减小再增加的过程,在T s<373K时,表面扩散导致薄膜表面平滑,而当T s>373K时,晶粒长大诱导表面粗化;当T s<673K时,ρ随着T s的增加而不断减小,但是,当T s>673K时,晶粒发生团聚而造成其几何形态和分布方式改变,进而导致ρ异常增加。

随着U s的增加,R rms呈现出先降低再增加的趋势,而ρ则逐渐递减。

关键词:　磁控溅射;铜膜;电阻率
中图分类号:　T305.92 文献标识码:　A 文章编号:100423365(2007)0620826204　
Study on Electrical Properties of300nm2Thick Cu2Films Deposited
by Magnetron Sputtering
L UO Xiang2dong1,2,WU Xue2yong1,ZHAO Hai2kuo1
(1.Peili Technical College,L anz hou Cit y Universit y,L anz hou730070,P.R.Chi na;
2.L anz hou I nstit ute of Physics,China A cadem y of S pace Technolog y,L anz hou730000,P.R.China)
Abstract:　300nm2thick Cu2films were grown on silicon substrates using radio f requency magnetron sputtering with different deposition temperatures T s and bias voltages U s.Surface morphologies and electrical properties of the films were investigated by atomic force microscopy(AFM),scanning electron microscopy(SEM),and four2point probe.Surface root2mean2square roughness R rms first decreases and then increases with the increase of T s,which can be explained by the competition between surface diff usion and grain growth.With the increase of T s in the range of less than673K,the film resistivity,ρ,decreases gradually.Interestingly,the film deposited at higher substrate temperature exhibits higherρvalues,which arises from the aggregation of grains.With increasing bias voltage,the surface roughness of films first decreases and then increases,while the film resistivity decreases.
K ey w ords:　Magnetron sputtering;Cu film;Resistivity
EEACC:　2550F
1　引　言
作为互连材料,铜(Cu)相对于铝具有较低的电阻率(1.67μΩ・cm)和良好的抗电迁移性能,因而在集成电路和微电子领域有着广阔的应用前景[1]。

随着器件不断向微型化发展,互连Cu膜的厚度不断向亚微米和纳米尺度减小。

一方面,膜厚减小导致薄膜比表面积的急剧增加,从而使Cu膜呈现出与块体迥然不同的性能,如由于对传输电子产生显著的表面散射而导致较高的电阻率等[2];另一方面,当膜厚减小至纳米尺度时,Cu膜表面形貌也将表现出新的演化特征,从而可能影响与其连接的其他膜层的结构和性能等[3]。

因此,研究纳米尺度铜膜的表面形貌演化及其电学性能有着非常重要的意义。

近年来,大量文献报道了淀积工艺对较厚Cu
第37卷第6期2007年12月
微电子学
Microelect ronics
Vol137,No.6
Dec12007
收稿日期:2007206204;　定稿日期:2007208229
膜的结构和性能的影响[1]。

但是,对于膜厚减小到纳米尺度的Cu膜而言,有关工艺参数对其表面形貌及电学性能的影响的研究还有待进一步的深入。

本文用磁控溅射方法在单晶Si衬底上淀积了300nm厚的Cu膜,系统地研究了淀积温度、偏压等工艺参数对电阻率的影响,并对相关物理机制进行了讨论。

2　实验方法
采用自制的超高真空射频磁控溅射设备淀积薄膜,本实验通过改变淀积时间,制备得到膜厚为300 nm的Cu膜[4]。

应用Nano2II型原子力显微镜(A FM),以敲击模式测定薄膜表面形貌,扫描范围为2μm×2μm至5μm×5μm,图像分辨率为256×256像素。

由获得的A FM图像,根据公式R rms={[h(x,y)- h]2}1/2,计算薄膜表面均方根粗糙度R rms。

采用J SM26700F型扫描电子显微镜(SEM)观察了薄膜表面形貌。

最后,用四点探针电阻测试仪测定薄膜方块电阻R□,再根据公式ρ= R□×d计算得出薄膜电阻率,其中,d为膜厚(= 300nm)。

3　实验结果与讨论
3.1　基片温度影响
对基片温度T s分别为298K、373K、673K的Cu膜表面形貌进行研究,结果表明[4]:薄膜表面形貌显著地受到T s的影响。

随着T s增加,Cu膜表面突起(通常对应于晶粒)的尺寸逐渐增加;同时,表面突起逐渐变得光滑。

测定薄膜的表面粗糙度R rms,随着T s的增加,R rms的演化经历了两个过程:当T s <373K时,R rms逐渐减小;而当T s>373K时,R rms 开始不断增加。

相关研究表明[5～7],对多晶薄膜而言,晶粒长大将导致薄膜表面粗化。

Navarro等人[6]采用二维计算机模拟方法研究了淀积温度对薄膜表面形貌的影响。

他们发现,提高薄膜生长温度导致晶粒加速长大,晶粒尺寸急剧增加,从而使得膜面上晶粒之间的高度差增加、表面粗化。

根据实验[4],Cu膜的R rms随T s的演化过程同时受控于淀积粒子的扩散行为和晶粒生长。

随着T s的增加,一方面,晶粒加速长大将导致R rms增加;另一方面,淀积粒子扩散能力增强,不断填充表面缺陷,使得表面趋于平滑化。

可以看出,随着T s的增加,这两种机制依次对Cu膜表面演化过程起支配作用。

当T s<373K时,淀积粒子的扩散作用起主要作用,从而导致薄膜的R rms降低;而T s继续升高时(>373K),晶粒生长开始逐渐控制薄膜生长过程,从而使R rms增加。

图1为不同T s条件下淀积Cu膜的电阻率ρ。

当T s<673K时,ρ逐渐减小,而当T s>673K时,ρ发生了反常增大。

一般说来,对薄膜材料而言,缺陷、晶界及表面等对传输电子产生显著的散射是导致薄膜电阻高于块体材料的主要因素[8]。

结合上述分析,可以看出,随着T s的增加(<673K),Cu膜表面空洞、沟槽等缺陷不断减少,晶粒尺寸增加导致晶界数量减少,表面变得平滑,相应的缺陷、晶界及表面对电子的散射效应不断减弱,所以,ρ不断减小。

但是,当T s>673K时,ρ却异常增加。

本文对此进行了分析。

图1　不同基片温度下溅射Cu膜的电阻率
　Fig.1　Resistivity of Cu films sputtered at different sub2 strate
temperatures
图2　基片温度为773K时溅射Cu膜的SEM表面形貌
　Fig.2　Surface SEM image of Cu film sputtered at sub2 strate temperature of773K
图2示出T s=773K条件下溅射Cu膜的SEM 图像。

可以看出,Cu膜由两种尺寸差较大的晶粒构
成,晶粒尺寸呈现出双峰模式分布,薄膜发生了异常晶粒长大[9]。

在较高的淀积温度下,尺寸较小的晶粒发生团聚,形成了较大尺寸的等轴状晶粒[10]。

同时,我们也发现,这些大尺寸晶粒之间存在明显的空隙,分布较为疏散,且仅具有较小的接触面积。

基于上述分析,我们认为,这种晶粒形态及其分布几何特征实质上减小了电流通过薄膜时的横截面面积,并延长了电流途经的距离,从而导致测定的薄膜电阻值偏高。

可见,这种反常的电阻率增加来源于薄膜晶粒的生长几何形态的影响,而不同于缺陷、晶界及表面导致的电阻率增加的影响。

值得一提的是,这种由于晶粒团聚导致的薄膜电阻增加的现象通常只有对膜厚在纳米尺度的薄膜才可能出现。

这是因为当晶粒尺寸达到与膜厚尺度相同的数量级时,晶粒的几何形态及分布对薄膜电阻才能产生明显的影响[2]。

3.2　偏压的影响
图3示出偏压U s 分别为-30V 和-90V 时
的Cu 膜表面形貌(此时T s =373K )。

当U s =-30V 时,晶粒尺寸轻微增加,当U s 增加至-90V
时,晶粒生长急剧增强。

薄膜R rms 随着U s 的增加呈现出先降低而后急剧增加的趋势,如图4所示。

图3　不同偏压下溅射的Cu 膜的表面形貌A FM 图像　Fig.3　Surface A FM images of Cu films deposited with
different bias voltages (-30V and -90V )
在薄膜淀积过程中,随着U s 的增加(<-30V ),淀积粒子的表面扩散能力增强,不断填充表面空洞、沟槽等缺陷,表面突起也趋于平滑,R rms 减小;但当继续增加U s (>-30V ),淀积粒子轰击能量增加将使晶粒长大变得非常明显,其尺寸增加将导致薄膜表面起伏高度差提高,相应地,R rms 增加。

对于偏压诱发表面粗化的现象,文献[11]也提出了另外一种机制予以解释,认为表面粗化来自于淀积粒子对薄膜
的择优溅射。

他们认为,对于由不同结构组成的多
晶薄膜,轰击粒子束对不同取向晶面的溅射难易程度不同,不同取向晶粒上的原子被溅射掉的速度不同,从而增加了晶粒间尺寸差,进而导致表面起伏高度差加大,R rms 增加。

目前,就偏压影响表面形貌的许多物理机制解释仍十分模糊,有待进一步深入分析。

图4　不同偏压下溅射Cu 膜的表面粗糙度
　Fig.4　Root 2mean 2square surface roughness of Cu films
sputtered at different bias voltages
图5为偏压与薄膜电阻率的关系。

从图中可见,随着U s 的增加,薄膜电阻率逐渐减小。

这是因为提高U s 增强了淀积粒子的扩散能力,从而减少了表面缺陷、表面突起趋于平滑,同时,晶粒尺寸也得以增加,导致了晶界数量的减小。

所以,薄膜缺陷、表面及晶界对电子的散射作用减小,ρ减小。

图5　不同偏压下溅射Cu 膜的电阻率
　Fig.5　Resistivity of Cu films sputtered at different bias
voltages
4　结　论
本文采用磁控溅射的方法,在不同的基片温度
T s 和溅射偏压U s 条件下制备了300nm 的Cu 膜,
探讨了这些工艺参数对其表面形貌及电学性能的影响。

研究结果表明,改变T s 、U s 能显著影响Cu 膜
的表面粗糙度R rms和电阻率ρ。

T s在小于373K范围内增加时,淀积粒子表面扩散能力的增强导致R rms降低;而在大于373K范围内继续增加时,显著的晶粒长大诱导表面粗化。

当T s<673K时,薄膜电阻率ρ随着T s的增加而不断减小,这归因于薄膜表面缺陷和晶界对电子散射效应的减弱。

但是,当T s>673K时,晶粒发生团聚而诱导其几何形态和分布方式改变,导致ρ异常增加。

薄膜溅射过程中,随着U s的增加,薄膜的R rms先减小再急剧增加,电阻率ρ逐渐递减。

参考文献:
[1]MU RAR KA S P.Multilevel interconnections for UL2
SI and GSI era[J].Mater Sci and Engineer,1997,
19:87215.
[2]PAL ASAN TZAS G.Influence of anomalous rough2
ness growth on electrical conductivity of thin films
[J].Phys Rev B,2005,71:205320.
[3]CHAN K Y,TOU T Y,TEO B S.Effects of sub2
strate temperature on electrical and structural proper2 ties of copper thin films[J].Microelectron J,2006,
37:9302937.
[4]雒向东.磁控溅射Cu膜的表面形貌演化研究[J].半
导体技术,2007,32(2):1382141.
[5]SAVALON I H,SHA HRA KI M G.A computer mod2
el for the growth of thin films in a structure zone mod2 el[J].Nanotechnology,2004,15:3112319.[6]NAVARRO A B.Model of texture development in
polycrystalline films growing on amorphous substrates
with different topographies[J].Thin Solid Films,
2001,389:2882295.
[7]TAN G W,XU K W,WAN G P,et al.Surface rough2
ness and resistivity of Au films on Si2(111)substrate
[J].Microelectron Engineer,2003,66:4452450. [8]L IM J W,MIMURA K,ISSHIKI M.Thickness de2
pendence of resistivity for Cu films deposited by ion beam deposition[J].Appl Surf Sci,2003,217:952
99.
[9]WEIHNACH T V,BRΒC KER W.Abnormal grain
growth in{111}textured Cu thin films[J].Thin Sol2
id Films,2002,418:1362144.
[10]FOUN TZOUL AS C,NOWA K W B.Influence of ion
energy and substrate temperature on the structure of copper,germanium,and zinc films produced by ion plating[J].J Vac Sci Technol,1991,A9(4):21282 2137.
[11]L IM J W,MIYA KA K,ISSHIKI M.Characteristics
of ion beam deposited copper thin films as a seed layer:
effect of negative substrate bias voltage[J].Thin Sol2 id Films,2003,434:34239.
作者简介:雒向东(1965-),男(汉族),甘
肃省靖远县人,兰州城市学院培黎工程技
术学院副教授,中国空间技术研究院博士
研究生,研究方向为物理电子学。

《微电子学》投稿指南
本刊稿件的发表包含电子版(光盘或DVD)和网络版(全文上网),作者如不同意,请在投稿时说明。

投稿可任选邮件投稿或Email投稿。

若使用Email投稿,请务必在主题栏注明“投稿”。

每篇投稿均会获得一个稿件编号。

若投稿一周后仍未收到稿件编号,可向编辑部查询。

根据此稿件编号,在投稿后2个月左右,可在本刊网站上查询稿件录用情况。

本刊欢迎涉及微电子学基础理论,微电子器件与电路,模拟集成电路和专用集成电路(ASIC)的设计和测试,片上系统(SOC),M EMS技术,半导体工艺和制造技术,集成电路封装等领域的稿件。

来稿应注意以下几个方面:
1.篇幅。

研究论文或技术报告应控制在8000字(A4幅面4页,含图、表)以内,综述文章不超过10000字。

2.标题和摘要。

论文标题不超过20个汉字。

中文摘要不超过300个汉字,英文摘要不超过150个单词。

3.图表。

插图宽度应小于8cm。

表格提倡三线表,必要时可加辅助线。

4.量和单位。

计量单位请用G B3100—3102—93《量和单位》规定的法定计量单位。

5.参考文献。

参考文献的著录应符合《文后参考文献著录规则》(G B/T771422005)。

6.作者简介。

作者简介应包括:作者姓名、出生年、性别、民族、籍贯、职称/学位,及主要研究方向。

7.作者署名。

论文署名是一件十分严肃的事情。

在论文上署名的作者应为参与论文撰写,或对论文所涉及的研究工作有贡献的人,所有署名作者均应对文章内容负责。

凡合著的论文,投稿前应仔细斟酌,考虑周全,并征得所有合著者的同意。

文章投稿后,第一作者一般不得改动,其他作者及署名顺序也尽量不要变动,如确需变动,应由第一作者向编辑部出示所有合著者同意并亲笔签名(盖章)的函件。