一种基于FPGA并行流水线的FIR滤波器设计方案

一种基于FPGA并行流水线的FIR滤波器设计方案
1 Fir 滤波器原理有限冲激响应(FIR)数字滤波器和无限冲激响应(IIR)数字滤波器广泛应用于数字信号处理系统中。

IIR 数字滤波器方便简单，但它相位的非线性，要求采用全通网络进行相位校正，且稳定性难以保障。

FIR 滤波器具有很好的线性相位特性，使得它越来越受到广泛的重视。

FIR 数字滤波器是一个线性时不变系统(LTI)，N 阶因果有限冲激响应滤波器可以用传输函数H(z) 来描述，
在时域中，上述有限冲激响应滤波器的输入输出关系如下：
其中，x[n]和y[n]分别是输入和输出序列。

N 阶有限冲激响应滤波器要用N+1 个系数描述，通常要用N+1 个乘法器和N 个两输入加法器来实现。

乘法器的系数正好是传递函数的系数，因此这种结构称为直接型结构，可通过式(1．2)来实现当冲击响应满足下列条件时，FIR 滤波器具有对称结构，为线性相位滤波器：
这种对称性，可使得乘法器数量减半：对n 价滤波器，当n 为偶数时，乘法器的个数为n／2 个；当n 为奇数时，乘法器的个数为(n+1)／2 个。

在电路实现中，乘法器占用的逻辑单元数较多。

乘法器的增加，意味着电路成本增加，另外对电路的工作速度也有影响。

N 阶线性相位的因果FIR 系统的单位冲激响应滤波器可用对称冲激响应
来描述。

具有对称冲激响应的FIR 传输函数的冲激响应可写成如下形式：当N 为偶数时
则FIR 线性相位系统的结构可转化成如图1(a)和图1(b)所示。

2 滤波器设计方案、随着数字技术日益广泛的应用，以现场可编程门阵列(FPGA)为代表的ASIC 器件得到了迅速普及和发展，器件集成度和速度都在高。