基于AD9228的超声数据采集电路的设计

合集下载

基于AD9226的数据采集板设计与实现

系统能够在复杂的工作环境下完成数据采集，并具有在４０Ｍｓｐｓ的采样率下的０．１的采样精度。对采集板
的电磁兼容、布局布线等技术要点进行了分析。
关键词：数据采集；ＡＤ９２２６；电路板；电磁兼容
随着电子技术的发展，具备高速率采样的ＡＤＣ大量涌现，呈现出速度更快、通道更多、数据量更大的发展趋势［１］。美国ＡＤＩ（ＡｎａｌｏｇＤｅｖｉｃｅＩｎｃ．）设计生产的模数转换器应用广泛，ＡＤ９２２６就是其中一款。该器件具备１２位采样精度，采样速率高达６５Ｍｓｐｓ，同时具有功耗低、尺寸小、价格低等诸多优点，广泛应用于仪器仪表、通信、信号处理等领域－４］。
Ｔｈｉｓｓｙｓｔｅｍｃａｎｃｏｍｐｌｅｔｅｔｈｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｉｎｔｈｅｃｏｍｐｌｅｘｗｏｒｋｉｎｇｅｎｖｉｒｏｎｍｅｎｔａｎｄｈａｓａｓａｍｐｌｉｎｇａｃｃｕｒａｃｙ
Ａｂｓｔｒａｃｔ：ＴｈｅｐｅｒｆｏｒｍａｎｃｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｔｈｅＡＤ９２２６ｈｉｇｈｓｐｅｅｄａｎａｌｏｇ－ｔｏ — ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒａｒｅｉｎｔｒｏｄｕｃｅｄｉｎｄｅｔａｉ１ａｎｄｔｈｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔｂｏａｒｄｂａｓｅｄｏｎｔｈｅＡＤ９２２６ｈｉｇｈｓｐｅｅｄａｎａｌｏｇ－ｔｏ — ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒｉｓｄｅｓｉｇｎｅｄ．

基于AD9238的高速高精度ADC采集系统

基于Ａ９３的高速高精度ＡＣＤ２８Ｄ采集系统
向常州，夏应清，袁泉，周兆丰
ｆ中师范大学物理科学与技术学院，湖北武汉华４０７）３０９
摘要：介绍了ＡＩ司的高速ＡＤ公Ｄ芯片Ａ９３Ｄ２８和Ｔ公司的高速ＦＦ芯片Ｓ７Ｖ４的主要特ＩＩＯＮ４２５
瞬黪霎缔
Ｖ１Ｎ．０ｏ．６９
Ｊｎ．２０ｕｅ０７
２主要硬件器件１系统基本原理
２１Ａ９３的主要特性和功能．Ｄ２８
对于高速数据的采集，若将ＡＤ采样数据同
步读出，对于ＭＵ来说．其速度远远不够。因Ｃ此．本系统利用高速ＦＦ作为缓冲器．由ＦＦ先ＩＯＩＯ
维普资讯
第９卷
第６期
电手元器件主用
ＥｌｃｒｎｃＣｍｐｎｎ＆ＤｅｉｅＡｐｌａｉｎｅｔｉｏｏｅｔｏｖｃｐｉｔｓｃｏ
Ｖｏ．．１Ｎｏ６９
２０年６０７月
Ｊｎ．２ｏｕｅ０７
所需的其它信号．最终实现总线接口的数据传输。ＡＮ１１２３Ｑ内嵌的增强型８５内核可使用标准０１
的８５指令进行设置．速度较标准型８５更快。０１０１
系统的精度要求还非常高。因此，设计一个好的高速高精度采集系统尤为重要。对于高速数据采集系统，人们通常选择用ＦＧＰＡ、ＤＰ高速器件Ｓ等来实现的方法和ＭＣＵ比起来．其成本较高。其实。在有些系统中，并不要求对数据进行实时采集．这时，用价格低廉的ＭＣＰＵ￣可实现。本文给

超声波测距电子电路设计详解

超声波测距电子电路设计详解在自主行走机器人系统中，机器人要实现在未知和不确定环境下行走，必须实时采集环境信息，以实现避障和导航，这必须依靠能实现感知环境信息的传感器系统来实现。

视觉、红外、激光、超声波等传感器都在行走机器人中得到广泛应用。

由于超声波测距方法设备简单、价格便宜、体积小、设计简单、易于做到实时控制，并且在测量距离、测量精度等方面能达到工业实用的要求，因此得到了广泛的应用。

本文所介绍的机器人采用三方超声波测距系统，该系统可为机器人识别其运动的前方、左方和右方环境而提供关于运动距离的信息。

超声波测距原理超声波发生器内部由两个压电片和一个共振板组成。

当它的两极外加脉冲信号，且其频率等于压电晶片的固有振荡频率时，压电晶片将会发生共振，并带动共振板振动，便产生超声波。

反之，如果两极间未加外电压，当共振板接收到超声波时，就成为超声波接收器。

超声波测距一般有两种方法：①取输出脉冲的平均电压值，该电压与距离成正比，测量电压即可测量距离；②测量输出脉冲的宽度，即发射超声波与接收超声波的时间间隔t，根据被测距离s=vt？2来得到测量距离，由于超声波速度v与温度有关，所以如果温度变化比较大，应通过温度补偿的方法加以校正。

本测量系统采用第二种方法，由于测量精度要求不是特别高，所以可以认为温度基本不变。

本系统以PIC16F877单片机为核心，通过软件编程实现其对外围电路的实时控制，并提供给外围电路所需的信号，包括频率振动信号、数据处理信号等，从而简化了外围电路，且移植性好。

系统硬件电路方框图见图1。

图1 系统硬件电路方框图由于本系统只需要清楚机器人前方、左方、右方是否有障碍物，并不需要知道障碍物与机器人的具体距离，因此不需要显示电路，只需要设定一距离阀值，使障碍物与机器人的距离达到某一值时，单片机控制机器人电机停转，这可通过软件编程实现。

超声波发射电路超声波发射电路以PIC16F877为核心，当单片机上电时，单片机从RA0口产生40kHz的超声波信号，但是此时该信号无法通过与非门进入放大电路使超声波发射头发射超声波，只有闭合开关S1时，从RA1口发射出一门控信号，该信号的频率为4kHz，同时启动单片机内部的定时器TMR1，开始计数。

基于AD9226的FPGA高速数据采集电路设计

2021.11设计研发基于AD9226的FPGA高速数据采集电路设计钱素琴，孙悦(东华大学,上海，201620)摘要：本文对12位精度、65Msps釆样率的高速模数转换器AD9226进行了介绍，在此基础上提出了高速数据釆集电路的设计方案，主要是在AD转换电路的基础上提供了相应的电位移动及其衰减电路和电源电路。

最后结合FPGA硬件编程对双通道的高速数据釆集系统进行测试,成功釆集到了50Msps的数据，验证了该方案的可行性。

关键词：AD9226；高速数据釆集；电路设计；FPGADesign of FPGA high-speed data acquisition circuit based on AD9226Qian Suqin,Sun Yue(Donghua University,Shanghai,201620)Abstract：This paper introduces AD9226,a high-speed analog-to-digital converter with12bit accuracy and65Msps sampling rate.Based on this,a design scheme of high-speed data acquisition circuit is proposed,which mainly provides the corresponding input attenuation circuit and power supply circuit on the basis of AD conversion circuit*Finally,combined with FPGA hardware programming, the dual channel high-speed data acquisition system is tested,and the data of50Msps is collected successfully,which verifies the feasibility of the scheme.Keywords:AD9226;high-speed data acquisition;circuit design;FPGAo引言在科学技术研究和工业生产的各行各业中，数据采集处理系统应用广泛,如文献1将其应用在箭载测控系统中［1］,文献2将其应用在套管井超声成像系统中［2］等。

基于AD9238的高速高精度ADC采集系统

基于AD9238的高速高精度ADC采集系统在测量系统中，经常需要对高速信号举行采集与处理，且在无数领域对数据采集与处理系统的精度要求还十分高。

因此，设计一个好的高速高精度采集系统尤为重要。

对于高速数据采集系统，人们通常挑选用、等高速器件来实现的办法和比起来，其成本较高。

其实，在有些系统中，并不要求对数据举行实时采集，这时，用价格低廉的MCU即可实现。

本文给出了一个由MCU控制、利用FIFO作为缓冲器的高速AD采样，巧妙的实现了高速AD采样与较慢速的MCU数据处理间的链接。

1 系统基本原理对于高速数据的采集，若将AD采样数据同步读出，对于MCU来说，其速度远远不够。

因此，本系统利用高速FIFO作为缓冲器，由FIFO先将高速AD采样数据存储起来，再由MCU将数据从FIFO中低速读出。

然后经过前端调理电路将输入的单端模拟信号转换成适合AD输入范围的差分信号。

本系统的MCU采纳EZ-芯片AN2131Q来实现。

AN2131Q是公司的EZ-USB 系列USB控制器，有8K字节的程序RAM，外部存储容量可达64KB，有24个通用I／O口。

AN2123Q芯片可把USB总线接口所需的信息打包，然后将USB总线与USB总线的引脚D+和D-相连，再用串行接口引擎来对串行数据举行解码和译码、错误校验、位填充并完成USB总线所需的其它信号，终于实现总线接口的数据传输。

AN213lQ内嵌的增加型8051内核可用法标准的8051命令举行设置，速度较标准型8051更快。

AN2131Q可通过USB口并采纳块传输方式将从FIFO中读出的数据传给PC机。

本系统主要由AD采样模块、数据缓冲模块和MCU控制模块组成。

系统的基本原理框图1所示。

2 主要硬件器件2.1 AD9238的主要特性和功能AD9238是公司推出的12位双通道数模转换器芯片。

该芯片采纳3.3 v第1页共6页。

数字式超声波探伤仪中高速数据采集模块设计

数字式超声波探伤仪中高速数据采集模块设计作者：储明聚周西峰郭前岗来源：《现代电子技术》2010年第06期摘要:为了满足数字式超声波探伤系统的需要,设计一种基于AD9446模/数转换器及FPGA 的数据采集模块,实现了最高可达100 MS/s的采样速率。

采用FPGA实现数据采集控制、数据压缩、数据缓冲等功能,同时利用高精度A/D数据转换器保证了数据采集精度方面的需要。

该A/D数据采集模块既满足数字式超声波探伤系统对数据采集模块的速度要求和精度要求,也简化了硬件电路结构,提高了数据采集的可靠性和稳定性。

因此为超声波探伤系统提供了一种实用的数据采集模块。

关键词:数据采集;超声波探伤;模/数转换器;FPGA;FIFO中图分类号:TP274文献标识码:B文章编号:1004-373X(2010)06-026-03Design of High Speed Data Acquisition Module in Ultrasonic Flaw DetectorCHU Mingju,ZHOU Xifeng,GUO Qiangang(Automation College,Nanjing University of Posts andTelecommunications,Nanjing,210003,China)Abstract:For the precision requirement of data acquisition in ultrasonic flaw detector system,a data acquisition module based on A/D 9446 converter and FPGA is developed,which realizes 100 MS/s sample rate.Data acquisition control,data compression,data buffer are implemented in FPGA.A/D data acquisition module satisfies precision requirement of the data acquisition module in ultrasonic flaw detector system simplifies the hardware circuit structure,improves reliability and sustainability of the data acquisition.A practical data acquisition module is provided for ultrasonic flaw detection system.Keywords:data acquisition;ultrasonic flaw detection;A/D converter;FPGA;FIFO0 引言超声无损检测技术是根据材料缺陷所显示的声学性质对超声波传播的影响来探测其缺陷的方法。

AD9238

电源线
电源线是用作电气组件或设备与电源的连接线，通常来说指电线与其一端连接的插头或尾插的集合体，是电器产品的基本零部件之一。电源线分为电线和插头两部分。 [全文]
宽。数字电路部分可用大面积铜层做地线，并在板上把没有用上的地方都与地相连接，以作为地线使用。
4.2 模拟电路和数字电路的共地处理
AN2131Q可通过USB口并采用块传输方式将从FIFO中读出的数据传给PC机。本系统主要由AD采样模块、数据缓冲模块和MCU控制模块组成。系统的基本原理框图如图1所示。
2 主要硬件器件
2.1 AD9238的主要特性和功能
AD9238是ADI公司推出的12位双通道数模转换器
转换器
AD转换启动后，若FIFO写满，则为0，这样，PDWN也为0，此时硬件将AD通道关闭。同时，MCU进人中断服务程序并读FIFO，然后通过USB总线将读得的数据传给PC机。
将FIFO12位输出数据的高4位和低8位分别接到锁存芯片74HC574，并将74HC574的输出端接到AN2131Q的数据总线上，AN2131Q便可通过片选信号选通要读的FIFO和74HC574，然后分两字节将12位数据读入。
3 系统的具体实现
运行时，若AD9238的SENSE接地，系统将采用内部基准(VREF=1 V)，此时的输入差分模拟信号范围为VPP。如将DFS接高，则AD输出数据的格式为二进制补码。MUX_SESECT接高电平，则可保证A通道数据从通道A输出，B通道数据从通道B输出。AD9238的OEBA、OEBB由MCU控制。
R1和R2时，VREF=0.15(1+R1／R2)。上述两种情况都属于内部电压参考。该管脚接到AVDD时，采用外部电压参考。
信号输入分为单端输入和差分输入两种情况。单端输入时，VIN-引脚直接与VREF引脚相连，输入信号与VIN+引脚相连，此时模拟输入电压的范围为；差分输入时，差分信号的两端分别与VIN+和VIN-引脚相连，此时模拟输入电压的范围为2VREF～VPP。

基于单片机的超声波测试仪的制作

3. 实时性和快速性： 1. 单片机测距仪能够实时、快速地完成距离测量，并将结果输出给控制系统。这使得它能够在需要快速响应的场合（如车辆避障、自动生产线等）中发挥重要作用。
4. 适应性强： 1. 超声波测距仪不受光线、被测物体颜色、电磁干扰等因素的影响，因此具有较强的适应性。这使得它能够在各种复杂环境中进行准确的距离测量。
基于单片机的超声波测试仪的制作
单片机超声波测距仪检测方法研究
超声波的物理知识超声波测试仪系统的硬件系统的设计电路的调试
Page 2
单片机超声波测距仪检测方法研究
研究的背景和意义：超声波是一种频率高于20,000赫兹的声波，具有方向性好、穿透能力强、易于获得较集中的声能等特点，这些特性使得超声波在测距、测速、清洗、焊接、碎石等多个领域都有重要的应用价值。其中，超声波测距作为一种非接触式的检测方式，与其他非接触式的检测方式（如电磁或光学的方法）相比，不受光线、被测对象颜色、电磁干扰等因素的影响，因此具有更高的适应性和准确性。
5. 智能化和自动化： 1. 单片机测距仪可以与其他传感器和执行器配合使用，实现智能化和自动化的测量与控制。例如，在机器人导航中，单片机测距仪可以与视觉传感器、陀螺仪等配合使用，实现机器人的自主定位和导航。
6. 成本低廉： 1. 相比于其他高精度测距技术（如激光测距、雷达测距等），单片机超声波测距仪的成本较低，易于普及和推广。这使得它能够在广泛的应用领域中发挥重要作用，特别是在一些对成本敏感的场合（如智能家居、智能玩具等）。
• 设计信号处理电路，包括放大电路、滤波电路等，以优化接收到的超声波信号。
• 设计显示电路，以便将测量结果显示给用户。
Page 5
单片机超声波测距仪检测方法研究

FPGA「自制」便携示波器

FPGA「自制」便携示波器究竟是啥工程，竟然给人这种观感？其实是……便携式示波器工程描述此示波器部分使用两片AD9288（双8位100M采样率ADC），并采用交替采样的方式使示波器能够达到单通道最高400Msps、双通道200Msps的采样率。

波形发生器部分使用的是3PD5651，125M转换速率，10bit的数据位宽，最高20MHz的正弦波输出。

波形发生器输出能够通过双头BNC线直接接入示波器部分，供示波器测试使用。

00:00 / 00:002X快进中重播播放00:0000:00进入全屏画中画点击按住可拖动视频模块划分该系统硬件部分由FPGA核心板、便携式示波器底板、便携式示波器显示板、扩展数据采集模块组成。

FPGA核心板：逻辑功能实现（Altera FPGA Cyclone IV EP4CE30）；便携式示波器底板：对波形预处理、任意信号生成；便携式示波器显示板：功能与方向按键组合实现不同操作，LCD 显示信息；扩展数据采集模块：扩展一路AD9288_ADC模块，模拟前端电路同底板相同。

系统总体方案框图项目图片3D预览图未焊接PCB实物图PCB实物图作品实物图看到这里，小编只能憋出一个字——“牛”！工程附件工程附件较多，建议从原工程下载查看。

如有其他问题，可在原工程底部留言作者。

该工程为立创开源平台的活动——“星火计划”中的作品。

该活动每年一次，一次持续一年，500—1w以内的耗材费全包，报名还在持续中，欢迎广大电子爱好者报名。

工程名称：便携式示波器工程作者：Alpha-go。

嵌入式超声波数据采集系统设计例

******************实践教学******************兰州理工大学计算机与通信学院年春季学期嵌入式系统开发技术课程设计题目：嵌入式超声波数据采集系统设计专业班级：姓名：学号：指导教师：成绩：摘要嵌入式系统是以应用为中心，以计算机技术为基础，软硬件可定制，适用于不同应用场合，对功能，可靠性，成本，体积，功耗有严格要求的专用计算机系统它一般由嵌入式微处理器，外围硬件设备，嵌入式操作系统，用户应用程序4 个部分组成。

用于实现对其他设备的控制，监视或管理等功能。

本文设计了一种超声波系统，它基于北京奥尔斯电子科技有限公司生产的物联网创新实验系统OURS—IOTU2—2530，利用其中的CC2530 及几种相应传感器模块采集超声波信号，并通过带有LCD 的智能主板显示出来。

文章介绍了该系统的基本原理，系统分析，详细设计及实现流程图，并重点介绍了串口数据收集的原理，通过嵌入式设备完成超声波信息的采集的采集至网关设备，通过上下位机实现终端嵌入式设备的信息收集及相关设备的控制。

关键字：超声波信号采集、串口通信、传感器、ZigBee 协议。

目录一．前言 (1)二．基本原理 (2)2.1 SHT10 引脚特性 (2)2.2 CC2530说明 (4)2.3超声波采集模块 (8)三．系统分析 (13)四．详细设计 (14)4.1 超声波数据采集的硬件部分 (14)4.2 超声波采集的软件部分 (16)4.3 总体结构 (18)参考文献 (23)总结 (24)致谢 (25)一．前言在科技迅速发展的今天,超声波检测是一种无损检测的重要手段。

超声信号在1～5MHz,在实际工业运用中为了能恢复超声波信号，以精确计算发射波和回波之间的时间差，对超声信号的采样速率要求大于超声信号频率的3～4倍，所以在工业运用中，对于超声信号的采集一般需要20MHz的采样速率。

本设计是一种基于 CC2530 和数字超声波传感器模块的采集系统。

基于AD9208的高速采集电路设计

基于A D 9208的高速采集电路设计王德恒,刘文政(中国船舶重工集团公司第七二三研究所,江苏扬州225101)摘要:针对大带宽采样需求,设计了基于A D 9208的高速采集电路,通过分析时钟抖动,噪声等因素对采集电路的影响,设计了相关电路,包括低抖动时钟电路㊁模拟信号输入电路㊁电源电路,并测试了在不同输入频率下,A D 9208的无杂散动态范围㊂关键词:高速采集;信噪比;A D 9208中图分类号:T N 792 文献标识码:B 文章编号:C N 32-1413(2021)01-0108-04D O I :10.16426/j .c n k i .jc d z d k .2021.01.022D e s i g n o f H i g h -s p e e d A c qu i s i t i o n C i r c u i t B a s e d o n A D 9208WA N G D e -h e n g ,L I U W e n -z h e n g(T h e 723I n s t i t u t e o f C S I C ,Y a n gz h o u 225101,C h i n a )A b s t r a c t :I n r e s p o n s e t o t h e d e m a n d f o r l a r g e -b a n d w i d t h s a m p l i n g ,t h i s p a p e r d e s i g n s a h i g h -s pe e d a c q i s i t i o n c i r c u i t b a s e d o n A D 9208,b y a n a l y z i n gt h e i n f l u e n c e o f c l o c k s h a k e ,n o i s e ,e t c .o n t h e s a m -p l i n g c i r c u i t ,d e s i g n s r e l a t e d c i r c u i t s i n c l u d i n g l o w j i t t e r c l o c k c i r c u i t ,a n a l o g s i g n a l i n pu t c i r c u i t ,p o w e r s u p p l y c i r c u i t ,a n d t e s t s t h e s p u r i o u s -n o i s e -f r e e d y n a m i c r a n ge (S F D R )of A D 9208a t d i f f e r -e n t f r e qu e n c i e s .K e y wo r d s :h i g h -s p e e d a c q u i s i t i o n ;s i g n -n o i s e r a t i o ;A D 9208收稿日期:202004200 引言数字接收机在合成孔径雷达㊁无线电通信㊁以及仪器仪表等场合中占有重要地位㊂随着电子产业的发展,数字接收机对采样率㊁模拟信号输入带宽以及分辨率等要求越来越高,因此对模数转换电路的设计要求更加严格[1]㊂目前高速采样系统设计达到G s ps 以上,除模数转换器(A D C )本身性能指标要求外,在外围电路设计以及印刷电器板(P C B )布线上都有很高的要求,相关芯片大部分由国外制造,国内正处于发展期,相关技术需求越来越高,因此对高带宽㊁高分辨率的模数转换电路研究具有重要的意义㊂本文选用A D I 公司生产的3G s ps ㊁14B i t A D C 芯片A D 9208,分析其性能参数以及相关影响因素,进行了采集电路设计,重点分析设计了时钟电路㊁模拟信号输入电和电源电路,保证时钟㊁模拟信号输入通道和电源满足设计要求㊂1 采样电路影响因素分析信噪比是采样电路最关键的性能指标,式(1)表示了信噪比与量化噪声,热噪声和时钟抖动的关系:σS /N A D C [d B c ]=-20l g (10-σS /NQ u a n t i a z t i o n _N o i s e20)2+(10-σS /NT h e r m a i _N o i s e20)2+(10-σS /N J i t t e r 20)2(1)式中:量化噪声σS /N Qu a n t i a z t i o n _N o i s e 是A D C 在量化过程中产生的量化误差造成的,量化位数越高,误差越小,理想A D C 信噪比与分辨率的关系为[2]:σS /N J i t t e r[d B ]=6.02n i d e a l +1.76d B (2) A D 9208理想信噪比为86.04d B ㊂在实际设计中需要考虑时钟抖动产生的恶化σS /N J i t t e r 和噪声产生的恶化σS /NT h e r m a i _N o i s e,其中噪声对信噪比的影响主要在低频段㊂本设计主要考虑时2021年2月舰船电子对抗F e b .2021第44卷第1期S H I P B O A R D E L E C T R O N I C C O U N T E R M E A S U R EV o l .44N o .1钟抖动对信噪比的影响,并进行设计㊂时钟抖动对信噪比的造成的恶化由式(3)计算:σS /N J i t t e r =-20ˑl g (2ˑπˑf A ˑt J )(3)式中:f A 为频率;t J 为总抖动㊂显然控制时钟抖动在模数转换电路中是极为重要的㊂式(4)表示了总抖动为输入时钟抖动t J _C l o c k _I n p u t [3]㊁模拟信号输入抖动t J _A n a l o g _I n pu t 和A D C 自身孔径抖动t J _A pe r t u r e _A D C 的均方根值:t J =t J _C l o c k _I n p u t 2+t J _A n a l o g _I n p u t 2+t J _A pe r t u r e _A D C 2(4)式中:t J _C l o c k _I n p u t 来源于时钟电路;t J _A n a l o g _I n p u t 来源于模拟信号输入电路㊂通过查询A D 9208技术手册,t J _A n a l o g _I n pu t =55f s ,t J _C l o c k _I n pu t =0,f A =3G H z ,将其代入式(4)可得到在3G H z 理想模拟信号输入条件下,理想的采样电路信噪比σS /N i d e a _a d c =59.68d B ㊂在采样电路设计中,为提高信噪比性能,应尽可能减少时钟抖动t J _C l o c k _I n p u t 和模拟信号输入抖动t J _A n a l o g _I n pu t ㊂2 采集电路分析与设计采集电路设计以A D 9208为核心,其结构如图1所示,外部接口主要包括模拟信号输入,采样时钟输入,电源,以及SE R D E S 传输所需要的时钟和传输通道㊂图1 A D 9208结构示意图根据A D 9208具体设计要求,设计的采集电路主要包括前端模拟输入电路㊁时钟电路㊁供电电路㊁数据接收电路和管理配置电路等,如图2所示㊂据第1节所述,时钟电路和模拟信号输入电路至关重要,同时电源供电是保证电路工作的重要因素,本节将进行详细分析和设计㊂图2 采集电路原理示意图2.1 时钟电路分析与设计高速A D C 需要1个低抖动的高频采样时钟,通常由时钟源和锁相环(P L L )电路产生,除选择良好的时钟源,P L L 电路的设计至关重要,高速A D C 需要的采样时钟带宽较高,因此可采用2级P L L 结构,第1级P L L 环路滤波器带宽较窄,滤除鉴相器输出的谐波分量,为P L L 2提供了1个高精度㊁低相噪的参考时钟,以期P L L 2为高速A D C 提供大带宽㊁低抖动的采样时钟㊂P L L 级联方式如图3所示.式(5)表示了输出频率F o u t 和时钟源频率F r e f 的关系:F o u t =F r e f ㊃N 11㊃N 12㊃N 21㊃N 22(5) 任何时钟电路均会产生时钟抖动,时钟电路总抖动t J _C l o c k _I n p u t 包括时钟源㊁P L L 电路㊁分频电路等各种级联电路抖动的均方根㊂A D 9028在3G 理性模拟信号下信噪比σS /Ni d e a _a d c=59.68d B,为保证设计要求,最终信噪比应在53d B 以上,将σS /N =53d B ,t J _A n a l o g _I n p u t =55f s ,f A =3G H z ,t J _A n a l o g _I n pu t =0,代入式(3)和式(4)可计算出t J _C l o c k _I n pu t =95f s ㊂因此在时钟电路设计时应选择时钟抖动在95f s 以下的器件㊂本设计中,为简化电路,选择T i 公司的L MK 04828,时钟抖动为90f s,满足时钟抖动要求㊂支持双P L L 级联工作模式,且N 11㊁N 12㊁N 21㊁N 22可自动配置,锁定后时可以同时输出多路时钟,满足901第1期王德恒等:基于A D 9208的高速采集电路设计图3 双P L L 级联示意图A D C 采样㊁数据发送和F P G A 数据接收的时钟要求,保证时钟同步㊂图4为设计的时钟电路原理框图㊂图4 时钟电路原理框图2.2 模拟信号输入电路分析与设计目前,用来驱动A D C 的方案主要有变压器和差分放大器2种㊂第一,变压器是无源器件,不需要消耗功率,且一般认为它引入的噪声是可忽略的㊂第二,差分放大器是有源器件,需要消耗能量,具有一定的谐波失真和较宽频带内的白噪声,会降低A D C 的信噪比和有效分辨率㊂本次设计模拟信号从同轴电缆接插件中输入为单端信号,A D 9208模拟输入通道为差分形式,虽然放大器也能实现该功能,但变压器为无源器件,并且具有电流隔离功能,带宽更宽,功耗低,且不引入噪声,对S N R 没有影响㊂为满足A D 9208信号输入带宽,选用型号为B A L -0006S MG 的B A L U N 射频变压器,阻抗50Ω㊂在将模拟信号转换为差分信号后,需要进行阻抗匹配,根据A D 9208输入阻抗要求,设计的模拟信号输入电路原理框图如图5所示㊂图5 模拟信号调理框图2.3 电源电路设计高速A D C 电路设计中,要确保电源来源及目的端的电压及电流满足需求㊂一般会涉及多种电源,分布式电源架构往往更适合高速电路设计[4],即采用2级电源转换,第1级电源的目的是获得中间电源,同时为单板提供电源隔离保护,允许输出较大的纹波和噪声,第2级电源的目的是输出器件所需要的电源,重点是限制输出端的噪声和纹波㊂如图6所示㊂图6 分布式电源框图通用的电源包括开关型D C -D C 和低压差线性稳压器(L D O ),开关型D C -D C 效率高,能实现隔离保护,L D O 电源相对于D C -D C 电源纹波小㊁稳定性高,但输出电流较小㊂显然在分布式电源架构中,第1级适合采用开关型D C -D C ,以提供隔离保护和更高的转换效率,第2级电源采用L D O 电源,以提供精确的电压和纹波抑制㊂在设计时,L D O 电源电路为器件直接供电,应注意输出电压精度㊁压降㊁延时㊁散热㊁纹波抑制(P S R R )等㊂以T P S 7A 91为例,该器件在负载和温度范围内精度达1%,L D O 功耗为输出电流与压降的乘积,在满足目的器件所需电压的情况下,应尽可能减少压降,其中包括合理降低输入电压,增加散热以降低电源温度,从而减少电源功耗,获取更高效率㊂式(6)表示了压降与额定电流的关系:V D 0=V I N -V OU T =R D S (ON )㊃I R A T E D (6) 式(7)表示纹波抑制与输入电压噪声㊁输出电压噪声的关系:P S R R (d B )=20l g (V I N (f )/V o u t (f ))(7) 显然降低压降可以减少功耗,抑制纹波㊂因此在L D O 电源设计时,在满足输出电压的要求下,应尽可能减少输入电压㊂目前器件集成度越来越高,内部晶体管数量越来越大,受器件电源管脚数目限制,外部电源需给内部电路提供公共的供电节点,此时器件供电处的噪011舰船电子对抗第44卷声会通过内部电路传播,影响器件内部工作稳定包括晶振㊁P L L ㊁延时锁相环(D L L )的抖动特性,A D 转换电路的转换精度,严重时甚至引起逻辑错误㊂器件供电引脚处的噪声主要来源于电源本身输出纹波,器件因逻辑转换产生的瞬态电流,电源无法实时响应目的器件对电流需求的快速变化,信号通过过孔换层引起的电源噪声㊂其中包括选用低纹波电源器件,在目的器件管脚处放置旁路电容作为电荷缓冲池以满足器件对电流需求的快速变化,滤波以消除噪声㊂降低输出噪声V O U T (f ),需提高电源的纹波抑制和降低输入噪声㊂除选用高纹波抑制电源器件,还需要在电源参考电压处增加合适的前馈电容㊂综上,电容在电源电路中占有十分重要的地位㊂电容的本质是储存电荷和释放电荷,因此作为电荷缓冲池容易满足器件工作电压不随电流和功耗的剧烈变化而变化㊂同时电容阻抗Z =1/(jωC ),频率不同,电容阻抗不同㊂高速设计中,电源噪声往往占据不同的频带,且电容并不是纯粹电容,同时包含电容分量和电阻分量,如图7所示㊂图7 电容分量示意图因此在选取不同电容增强滤波特性时,不仅考虑电容值,还应考虑封装和材料不同影响的其他特性㊂以某厂家提供的0603封装1μF ,0603封装0.01μF ,0402封装0.01μF 阻抗曲线来分析,如图8所示,显然只选用0603封装1μF 和0603封装0.01μF 并未拓宽低阻抗频带,选用0603封装1μF和0402封装0.01μF 可以拓宽低阻抗频带,并联放置相同电容可以获得更低阻抗㊂图8 并联阻抗图3 验证在完成板卡基础调试后,利用信号源产生步进100MH z 的模拟信号,并将采集数据进行快速傅里叶变换(F F T ),图9为1920MH z 模拟信号输入下,计算得到的无杂散动态范围,图10将各频点得到的数据根据式(2)转换为有效位数曲线,可以验证电路采样位数在9.6~12位,发挥了A D 9208性能,满足设计要求,为后续数据处理提供了良好的平台㊂图9 F F T数据图图10 E N O B 对照图(下转第120页)111第1期王德恒等:基于A D 9208的高速采集电路设计-Z21i1/Z22,代入式(9)㊁式(10)得到Z i n=-v1/i1 =1/Y11㊂利用A n s y s软件仿真设计一个铜衬底的厚度为2μm㊁线宽为15μm㊁外径为450μm㊁内径为420μm的矩形平面电感,如图8所示㊂Q与f的仿真关系如图9所示,L与f的仿真关系如图10所示㊂电感达到一定频率就会自谐振,超过这个频率就会表现出电容特性㊂通过仿真可以得出,Q随f图8平面电感仿真图图9Q与f的仿真关系图图10L与f的仿真关系图的变化先变大后变小,在3G H z达到最大值;L随f的变化先变大后变小再变大,在11.5G H z达到最大值㊂Q与L很难在同一频率达到最大㊂6结束语本文介绍了基于柔性衬底平面电感的串联电阻㊁电容㊁互感㊁总电感的计算方法,给出了平面电感的结构类型;对平面电感的实际电感值与理论计算值做了比较;通过仿真得到电感值和品质因数与频率的关系㊂通过改变电感结构和电感参数,有助于实现不同类型的电感设计㊂参考文献[1]曾山.集成平面螺旋电感的设计及其应用[D].南京:东南大学,2005.[2]肖素艳.基于聚酰亚胺衬底的柔性M E M S技术及在传感器中的应用研究[D].上海:中国科学院上海微系统与信息技术研究所,2007.[3]冯书谊.M E M S平面磁芯螺旋微电感的制造技术研究[D].上海:上海交通大学,2009.[4]齐立荣.平面螺旋电感的计算和仿真研究[D].大连:大连海事大学,2007.(上接第111页)4结束语本文通过分析A D C信噪比性能影响因素,明确时钟抖动㊁信号输入对提高A D C性能有着重要的影响,详细分析和设计了时钟电路㊁模拟信号输入电路和电源电路㊂最后通过输入各频点模拟信号测试,对比A D9208手册提供的数据,验证了采集电路性能,为后续数据处理打下了基础㊂参考文献[1] B R A N N O N B.S a m p l e d S y s t e m s a n d T h e E f f e c t s o fP h a s e N o i s e a n d J i t t e r,A N-756A p p l i c a t i o n N o t e[R].N o r w o o d,MA:A n a l o g D e v i c e s,2006.[2]马宝元.模数转换电路中孔径抖动的测量研究[D].太原:太原理工大学,2007.[3]段宗明,柴文乾,代传堂.时钟抖动和相位噪声对数据采集的影响[J].雷达科学与技术,2010.8(4):372375.[4] L I M P.高速系统设计(抖动㊁噪声和信号完整性)[M].北京:电子工业出版社,2009.021舰船电子对抗第44卷。

基于AD9288的信号采集系统设计与实验

实验技术与管理第37卷第11期 2020年11月Experimental Technology and Management Vol.37 No.11 Nov. 2020ISSN 1002-4956 CN11-2034/TDOI: 10.16791/ki.sjg.2020.11.018基于AD9288的信号采集系统设计与实验周锦荣1，周嘉伟2（1. 闽南师范大学物理与信息工程学院，福建漳州 363000；2. 厦门四信通信科技有限公司，福建厦门 361000）摘要：该文介绍以Spartan6系列XC6SLX16-2CSG324 FPGA 为核心的信号采集显示系统设计方法。

该系统主要由前级输入信号处理电路、阻抗匹配电路、程控增益电路、高速比较器、高速ADC 转换电路、FPGA 核心运算控制模块以及数据波形显示等功能模块组成。

系统通过调理电路对信号幅值进行放大或者衰减，使信号在AD9288可采的范围内。

通过FPGA 核心板使用Verilog HDL 语言和ISE 软件对被测信号数据进行运算处理，并实现数据存储传输、测量显示功能。

对频率范围为1 Hz~10 MHz 的正弦波，以及1 Hz~2 MHz 范围内的矩形波和三角波的周期信号进行测量，测量实验结果表明，对3种信号的频率测量误差小于1.5‰，而且被测信号显示无明显失真。

关键词：信号采集；信号调理；程控放大；FPGA ；AD9288中图分类号：TH71 文献标识码：A 文章编号：1002-4956(2020)11-0088-05Design and experiment of signal acquisition system based on AD9288ZHOU Jinrong 1, ZHOU Jiawei 2(1. College of Physics and Information Engineering, Minnan Normal University, Zhangzhou 363000, China;2. Xiamen Four-Faith Corporation, Xiamen 361000, China)Abstract: This paper introduces the design method of signal acquisition and display system based on Spartan6 series XC6SLX16-2CSG324 FPGA. The system is mainly composed of front-stage input signal processing circuit, impedance matching circuit, program-controlled gain circuit, high-speed comparator, high-speed ADC conversion circuit, FPGA core operation control module, and data waveform display and other functional modules. The system amplifies or attenuates the signal amplitude through the conditioning circuit, so that the signal is within the range that the AD9288 can acquire. The FPGA core board uses Verilog HDL language and ISE software to perform arithmetic processing on the measured signal data, and implements data storage transmission, measurement display functions. The periodic signals of sine waves in a frequency range of 1 Hz to 10 MHz, and rectangular and triangular waves in the range of 1 Hz to 2 MHz are measured, the measurement experimental results show that the frequency measurement error of the three signals is less than 1.5‰, and the measured signal shows no obvious distortion.Key words: signal acquisition; signal conditioning; program-controlled amplification; FPGA; AD9288半导体技术和可编程控制技术的发展加快了数字化信号采集和显示处理示波器的发展，推动了数字智能化采集显示技术的广泛应用[1-2]。

基于AD9224及FPGA的高速数据采集系统设计

《工业控制计算机》2009年22卷第8期传统的数据采集系统通常采用嵌入式系统作为数据采集控制模块，随着数据采集对速度性能指标的要求越来越高，传统的数据采集控制模式弊端日益明显。

可编程逻辑器件（FPGA）是一种具有丰富的可编程I／O引脚的可编程逻辑器件，具有高集成度、高速、高可靠性等明显的特点，可以解决电路系统小型化、低功耗、高可靠性过程中遇到的问题，在超高速领域和实时通信控制等方面都有广泛应用。

本文着重介绍了一种基于FPGA的20MSPS高速数据采集系统。

1系统总体设计图1是高速数据采集系统总体框图，由输入调理电路、AD9224转换电路、两片IDT7207构成的12位FIFO存取电路以及由FPGA器件EPF10K10实现的数据采集控制电路以及嵌入式系统S3C2410等构成。

其中中心控制单元是FPGA器件，它控制数据转换、存储、读取等各个过程。

图1高速数据采集系统总体框图系统的单路采样速率设计为20MHz，AD转换的时钟由外部40MHz晶振经过FPGA内部分频后产生外部模拟信号经过输入调理电路后，转换成0～2V的差分信号，在FPGA产生的AD转换时钟控制下，由AD9224进行AD转换。

AD转换精度为12位，FIFO存储器由两片两片容量为32K×9位进行宽度扩展后构成32K×12位的容量，两片IDT7207的控制线接在一起，FIFO的状态标志可在其中一个芯片中获得。

2AD转换电路AD9224是一个单通道、12bit、40MSPS的模数转换器，带有一个片上高性能采样保持器和一个参考电压。

在＋5V电源下，它的功耗，仅有376mW，信噪比与失真度为±0．7dB。

具有信号溢出指示位，并可直接以二进制形式输出数据。

AD9224对模拟输入的采样是在采样时钟输入的上升沿进行的，采样时钟为高时为保持时间，采样时钟为低时，输入VINA 和VINB处于采样模式。

另外，当使用内部或外部参考方式时，还应在与之间加一个电容网络。

基于单片机超声波测距系统的电路设计与实现

基于单片机超声波测距系统的电路设计与实现杨斌;郑翔骥;佘明辉【摘要】This paper adopts software design method and the digital hardware circuit with 8051 single slices of machine as core that shows supersonic range finding to realize function. The system consists of a microprocessor controlled ultrasonic sensor to transmit ultrasonic 8051, When the ultrasonic signal when encountering an obstacle signal return immediately, The ultrasonic sensor receivesa return signal, Send into 8051 only flat machine handlings conversion can reach supersonic sensor the distance that measured and send into LED display show. The circuit uses modular design, In writing for main program put subprogram in advance , project subprogram, take over subprogram, show realization and the modular designs such as subprogram have gone on elaborate comparatively in detail.%文章采用以8051单片机为核心的数字显示超声波测距的硬件电路和软件设计方法来实现功能。

基于AD9832的高频超声波驱动电路的设计研究

基于AD9832的高频超声波驱动电路的设计研究王熙;朱虹;郑丽敏;田立军;任发政【期刊名称】《电子设计工程》【年(卷),期】2014(22)11【摘要】为了探究超声波检测技术在猪妊娠诊断中的应用,进一步了解和研究高频超声波检测系统中超声波产生驱动电路,设计了一种基于直接频率合成器(DDS)芯片AD9832的高频超声波驱动电路系统.根据AD9832的工作原理,采用AVR单片机控制AD9832产生2 MHz脉冲,经过带通滤波器滤波,使用脉冲变压器放大电压,激励超声波换能器发射高频超声波.通过电路仿真和制作PCB板输出波形的方法来分析电路的处理效果.结果表明各部分电路设计合理实用,并且系统体积小,成本低,功耗小,可以为高频超声波检测系统的设计提供参考和依据.【总页数】5页(P75-78,83)【作者】王熙;朱虹;郑丽敏;田立军;任发政【作者单位】中国农业大学信息与电气工程学院,北京100083;中国农业大学信息与电气工程学院,北京100083;中国农业大学信息与电气工程学院,北京100083;食品质量与安全北京实验室北京100083;中国农业大学信息与电气工程学院,北京100083;中国农业大学食品科学与营养工程学院,北京100083;食品质量与安全北京实验室北京100083【正文语种】中文【中图分类】TN409【相关文献】1.基于LCC的超声波电机驱动电路理论分析与实验研究 [J], 傅平2.基于NuMicro M0516的超声波电动机驱动电路设计 [J], 皮文苑;鹿存跃;杨明3.基于LCC的超声波电动机驱动电路分析 [J], 傅平4.一种高频超声波换能器驱动电路的设计 [J], 涂晓凯;吴彦;李国锋;李枝俊5.基于压电陶瓷平面内应变的多自由度超声波电机驱动电路研究 [J], 张明辉;李满天;孙立宁因版权原因，仅展示原文概要，查看原文内容请购买。

基于AD9224及FPGA的高速数据采集系统设计

基于AD9224及FPGA的高速数据采集系统设计
黄志文;扈晓兰
【期刊名称】《工业控制计算机》
【年(卷),期】2009(022)008
【摘要】介绍了基于FPGA及AD9224的高速数据采集系统.该设计用AD9224来实现AD转换,用FPGA实现控制逻辑,用FIFO作为AD转换与FPGA之间的高速缓冲存储区.实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合.FPGA模块设计使用VHDL语言编写,用MAXPLUS实现软件设计和仿真验证.【总页数】2页(P41-42)
【作者】黄志文;扈晓兰
【作者单位】玉林师范学院物信系,广西,玉林,537000;桂林通和公司技术部,广西,桂林,541001
【正文语种】中文
【中图分类】TP3
【相关文献】
1.基于MXT2002和FPGA的高速数据采集系统设计与应用 [J], 王广君;刘刚
2.基于FPGA的多通道同步实时高速数据采集系统设计 [J], 易志强;韩宾;江虹;张秋云
3.基于FPGA的微弱信号高速数据采集与处理系统设计 [J], 杨飞; 穆向阳; 赵勇勇
4.基于FPGA的高速数据采集系统设计与实现 [J], 吴明锋
5.基于FPGA的LVDS高速数据采集系统设计 [J], 何振琦
因版权原因，仅展示原文概要，查看原文内容请购买。

几种常见的AD采集电路设计方法

几种常见的A/D 采集电路的设计方法A/D采集电路的基本结构中在接收电路之后,必须用滤波电路滤去不需要的电信号。

滤波电路的作用实质上是“选频J即允许某一部分频率的信号顺利通过,而使另一部分频率的信号被急剧的衰减（即被滤掉）。

山通过和被衰减的频率不同而分为：低通滤波器、高通滤波器和带通滤波器。

滤波电路利用集成运放与RC电路一起,组成有源滤波器,有源滤波器和无源滤波器相比,能够提高带通电压放大倍数和带负载的能力⑴；差分放大器部分电路将滤波后的模拟量信号逬行转换,输出单端信号,同时将信号量化到设计范围之内，送到多路器前再进行有源二阶滤波,多路器即可根据不同地址来接收不同的模拟最信号送到A/D 转换芯片。

I/V转换和限幅根据不同模拟量处理电路选用。

A/D采集电路的基本结构中从1/V转换到有源二节低通滤波属于模拟量信号预处理采集部分,从多路器到总线数据线属于模拟信号选通采集部分;预处理电路根据模拟量信号特点不同将有所不同，选通电路为通用部分,下面根据此种情况分别进行介绍。

1.1电流型模拟信号一般电流型模拟信号有两个输入端，首先采用精密电阻进行I/V转换,将电流型信号转换为电圧信号, 并进行单线干扰的双线平衡,并在双线上通过电容进行一阶滤波,之后通过精密增益差分放大器将差分信号转化为单端信号,平衡电阻保护采用差分放大器内部的精密电阻。

为提高转换分辨率,接入运算放大器,将电压值量化到设计范围之内，同时进行有源二阶低通滤波去除干扰,保证测虽精度,提离信噪比,为A/D 转换提供良好的输入信号。

电流型模拟信号A/D转换电路如图2所示。

图2电流型模拟信号A/D转换电路12直流小电压模拟量信号差分输入的小电压模拟信号,例如电压范围为5 V以内或是毫伏级电压,都为小电压模拟信号，因此转换精度要求较高，该信号在A/D转换前必须先对其进行预处理,将差分小电压信号转换为单端信号,并将信号放大以提高分辨率,再通过滤波电路提高信噪比,为A/D转换提供良好的输入信号,为提高分辨率和测量精度;同时使用隔离、保护等电路避免输入信号可能发生的超压等异常现象对模块内部器件的损坏。

基于S3C2440和AD9248的高速采集系统的设计

基于S3C2440和AD9248的高速采集系统的设计张自嘉;徐向明【期刊名称】《电子技术应用》【年(卷),期】2011(37)1【摘要】A high speed data acquisition system is designed based on a high-speed A/D, FIFO and the ARM9. ARM9 is used to control A/D's conversion and FIFO's read and write, and large-capacity onboard data storage, as well as to achieve longer continuous acquisition. At the same time the design of network interface and USB interface to the preservation and transmission of data, GPS timing module interface to achieve data acquirement multiple sites at the same time.%设计了一个利用高速A/D、FIFO以及ARM9实现的高速数据采集系统.通过ARM9控制高速A/D转换和FIFO的读写,并采用大容量的板载数据存储器,可以实现较长时间的连续采集.设计了网络接口和USB接口实现数据的保存和传输,并设计了GPS授时模块接口以实现多个站点的同时数据采集.【总页数】3页(P68-70)【作者】张自嘉;徐向明【作者单位】南京信息工程大学信息与控制学院,江苏南京,210044;南京信息工程大学信息与控制学院,江苏南京,210044【正文语种】中文【中图分类】TP391【相关文献】1.基于S3C2440嵌入式系统的远程抄表监控系统设计 [J], 田磊2.基于S3C2440微处理器的智能化粮情监控系统的硬件系统设计与研究 [J], 徐春华3.基于CPLD和AD9248的高速采集系统的设计与实现 [J], 罗林根;曾奕;李立学;毛占刚;江秀臣4.基于JESD204 B的射频信号高速采集系统设计 [J], 和爽; 王红亮5.基于JESD204B协议的多通道高速采集系统设计 [J], 刘宁宁;王传根;王乐;刘长江;刘静娴因版权原因，仅展示原文概要，查看原文内容请购买。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

生物医学工程研究Journal of Bi om edical Engi neering R es earch2008,27(4):240～2423基金项目:国家自然科学基金资助项目(60471057)。

△通信作者　@;y @基于AD9228的超声数据采集电路的设计3李粤得,张雷刚,余胜康,彭虎△(中国科学技术大学电子科学与技术系,合肥230027)摘要:介绍了数字超声成像系统中数据采集电路的设计方案和功能特性。

该电路以ADI 公司的高速A ΠD 转换芯片A D9228为基础,可以实现最高达65MSPS 的模数转换速率,并使用FPG A 实现LV DS 信号的电平转换,以及串并转换,最后实现数字信号的并行输出。

测试结果表明:该系统的12位数字化输出只在最后1位有抖动,可满足实际设计要求。

关键词:超声成像;数据采集;高速A ΠD 转换;LVDS 信号;串并转换中图分类号:R318 文献标识码:A 文章编号:167226278(2008)0420240203The Design of U ltrasonic Data Acquisition Circuits based on A D9228L I Yuede ,ZH ANG Leigang ,YU Shengkang ,PENG H u(Department o f Electronic Science and Techno log y ,Un iv ersity o f Scien ce and Techn ology o f China ,Hefei 230027,Ch ina)A bstr act :W e describ ed th e design of data acquisition circuit in u ltras onic imag ing sys tem.T he des ign was bases on high speed A ΠD conv erter AD 9228,wh ich can reach th e highest converter rate at 65MSPS.In th e circuits ,FPG A w as used to conv ert LV DS data in to LVCO MS data ,and converted s erial data into parallel data ,finally accom plish ed the parallel d ig ital s ig nal ou tput.It is tes ted that on ly the las t one of tw elve bits ou tput data have jittered.T he result meets the design requirements.K ey w or ds :Ultras on ic imagin g ;Data acqu isition ;High speed A ΠD conv erter ;LV DS data ;Deserializer1　引　言随着计算机、现代信号处理技术的不断发展,超声成像系统逐渐向全数字化方向发展。

全数字超声成像技术在接收前端将回波信号转变为数字量,通过设计专用ASIC 系统替代传统模拟处理电路,实现信号的延迟、叠加及信号处理,使图像更清晰、更准确,分辨率更高,提高了超声诊断设备的质量[1]。

A D9228是ADI 公司针对全数字超声系统推出的4通道单芯片模拟前端。

其极高的集成度允许医疗设备设计师将超声系统的信号通道尺寸减少50%,电路板占用面积减少约40%,顺应了当今超声仪器向小型化、便携式方向发展的趋势。

同时,可明显降低仪器的噪声,各项性能指标得到显著提高,在实现小型化的同时保证了图像的高质量,提高了医学超声影像诊断的准确性。

2　AD9228简介2.1　A D9228的内部结构图图1为A D9228芯片内部结构示意图。

AD 9228主要由12位A DC ,SPI 接口,时钟、数据倍频器和参考电压选择4个部分组成。

四路的12位A DC 完成最高65MSP S 的模数转换,并且采用低电压差分信号(LV DS )输出。

SPI 接口可以控制A ΠD 的位数选择,通道选择,时钟频率和数据序列的选择以及输出数据的分辨率。

倍频器可以自动地加倍采样时钟频率以匹配输出的LV DS 数据速率,如DC O 和FCO 时钟输出。

参考电压选择部分可以选择A DC 是否需要参考电压E mail :hpeng d li 以及参考电压输入的大小。

A D9228采用1.8V 电压供电,模拟输入信号的幅度范围是2Vp -p。

图1　AD9228芯片内部结构示意图Fig 1　The inter nal str ucture of A D92282.2　AD 9228的工作原理A D9228的体系结构由一个流水线模数转换器构成,共分为三个阶段:第一阶段是42bit ,第二阶段是8个1.5-bit ,最后是一个32bit 的flash 。

为了纠正前一阶段出现的闪烁错误,每一个阶段都提供足够的重叠。

通过数字矫正逻辑,每一个阶段的量化输出最终合并为122bit 的输出。

该流水线体系结构允许第一阶段有一个新的样本输入,而其余阶段则只能使用前一个样本。

采样过程是由时钟的上升沿触发的。

流水线的每一阶段都包括一个低分辨率的flash A DC ,以及与之相连接的开关电容D AC 和中间余数放大器(如乘法数模转换器(MD AC ))。

余数放大器放大重构DAC 输出和闪烁输入之间的差额,用作流水线的下一阶段。

为了便于数字校正闪烁错误,在每一阶段设定了12bit 的冗余量。

最后一个阶段只包含了一个flash A DC 。

输出阶段模块包括数据排列,错误纠正和输出数据到输出缓冲器。

最后数据串行化并由帧时钟和数据时钟校准。

3　AD9228应用3.1　AD 9228与模拟电路的接口A D9228的模拟输入的最佳形式是采用模拟差动输入。

将D 应用于超声医疗仪器的的电路设计中,信噪比是一个比较关键的参数。

差动变压器耦合是一个比较理想的模拟信号输入方式,因为大多数放大器的噪声参数都不能实现AD9228的最佳工作效果。

图2为AD9228的模拟信号差动输入接口,图中的旁路电容值决定于输入信号的频率,在一定条件下电容值可以减小或者不需要电容。

图2　A D9228的模拟信号差动输入接口Fi g 2　Di fferent i al analog signal input interface of AD9228 图3为AD9228的时钟差动输入接口。

单端信号通过射频变压器转化为差分信号,形成低抖动的时钟源。

次级反接的肖特基二极管对将输入AD9228差分时钟的幅度限制在大约0.8V p 2p 的范围。

这有助于防止时钟信号从输入到AD 9228的其他部分出现大的电压抖动,而且这样还保留了时钟上升沿和下降沿时间短的特点,这对于低抖动的时钟特性都发挥着及其重要的作用。

图3　A D9228的时钟差动输入接口Fig 3　Di fferent i al clock signal i n put interface of AD92283.2　A D9228输出与FPG A 的接口AD9228的输出数据和时钟信号都是LV DS 格式。

因为在低电压,差分信号能在差分PC B 线对数以几百MSPS 的速度传输,其低压幅和低电流驱动输出实现了低噪声和低功耗,差分信号还具有良好的抗噪特性[2]。

因此,在FPG A 接收数据和时钟信号时,需要考虑差分信号的连接问题,我们选用了XI L I NX 公司的spartan -3系列FPG A ,此款FPG A 拥有多对差分I ΠO 引脚对,可以匹配8种不同的差分标准,包括LV DS 。

因此只要将差分信号线直接与FPG A 的差分引脚对相连,后续转换电路通过VH D L 编程调用内部逻辑模块完成即可。

33　LV DS 电平变换及串并转换LV DS 信号总线在信号传输过程中有许多优点,142第4期李粤得,等:基于AD9228的超声数据采集电路的设计 A 9228.图4　AD9228与FPG A 的连接图Fig 4　The connect i on of AD9228an d FPGA但是后级信号的存储需要信号是并行的,所以要对A D9228输出的LV DS 信号做串并转换。

串并转换过程用XI LI NX 公司的spartan 23系列FPG A 实现。

通过VH D L 程序实现信号格式的转变和串并信号的转换,图5所示为VH D L 串并转换程序功能框图。

A ΠD 转换后的差分数字信号先转化为TT L 或者CM OS 电平,包括数据信号和时钟信号,然后将12位串行数据,根据FC O 时钟的上升沿和下降沿分为两组数据,每一组数据都有六位数据,分别对六位数据做串转并处理,即分别将两组数据信号送入以DC O 为时钟的两组级联D 触发器,每组D 触发器都由6个D 触发器级联而成。

然后每隔一个FC O 时钟,从这12个D 触发器的输出引出12位同步的数据信号,即最后的12位的并行输出信号。

图5　VH DL 串并转换程序功能框图Fig 5　The funct ion block di agram of Des er i al i zer program 现在举例说明XI LI NX 公司的spartan 23系列FPG A 实现的LV DS 信号的转化。

如下为时钟输入模块,verilog 语言的描述如下:I BUFG DS LV DS 33lvds dco ibufg (.I (dc o),I B (),O ());I BUFG DS LV DS 33f f (I (f p),.I B (fco n),.O (frame in));如下为数据输入模块,verilog 语言的描述如下:I BUF DS LV DS 33lvds data ibu fa (.I (din a p),.I B (dina n),.O (data a));I BUF DS LV DS 33lvds data i bufb (.I (din b p ),.I B (din b n ),.O (data b ));I BUF DS LV DS 33lvds data ibu fc (.I (din c p),.I B (din c n),.O (data c));I BUF DS LV DS 33lvds data i bufd (.I (din d p ),.I B (dindn ),.O (datad ));上述模块都是spartan 23系列FPG A 内部自动生成的,直接调用即可。