《电子技术基础(第五版)》电子课件第五章

在额定负载条件下，使输出为“1”所需的最大输入 低电平值。
•扇出系数NO：
一般，UOFF ≥0。8V
正常工作时能驱动的同类门的数目。
一般，N O≥8V
•平均传输延迟时间tpd:
导通延迟时间tPHL：输入波形上升沿的50%幅值处到输出波
形下降沿50% 幅值处所需要的时间， 输入信号VI
截止延迟时间tPLH：从输
V1 Y 01
V2
R
UCC
-5V
二极管“或”门电路
或门的逻辑功能：“全0出0，有1出1”
三、“非”门电路
1、“非”逻辑关系 真值表
只要条件具备，事件便不会发生；条件不具备， 事件一定发生的逻辑关系。
R
A
Y
0
1
电源
开关A
灯Y
1
0
逻辑函数式
YA
非逻辑关系
逻
辑
符
A
1
Y
号
非门
2、三极管“非”门电 路
非门电路：实现非逻辑关系的电路
（2） 8421BCD码
用四位二进制数表示一位十进制数，各位的权值分 别是23、22、21、20。
例：（276。8）10 =（ ？ ）8421BCD
2 7 6 。8 ↓↓↓ ↓ 0010 0111 0110 1000
3。了解常用的国际和国外逻辑符号及其对应关 系。
一、TTL与非门电路 输入级由多发射极晶体管V1、二 极管V5、V6和基极电组R1组成， 它实现了输入变量A、B的与运 算
R1
中间级是放大级，由V2、R2和
R3组成，V2的集电极C2和发射
极E2可以分别提供两个相位相反
的电压信号
+UC
R2
R4 C
R1 V1
内容概述
集 成 逻 按器件类型分 辑 门
双极型集成逻辑门
MOS集成逻辑门
PMOS NMOS CMOS
本节内容 集成门电路的基本结构、工作原理。
1。了解TTL、CMOS门电路的特点，掌握其逻辑功 能，并能根据逻辑功能写出相应的逻辑符号、逻 辑表达式和真值表。
2。了解CMOS传输门和模拟开关电路，掌握其逻 辑符号。
（1）A为0时
Y为“1”
10 A
（2）A为1时
Y为“0”
+UCC +5V
RC
RB1
Y 10
V
RB2 -5V -UBB
三极管非门电路
非门的逻辑功能：“有0出1，有1出0”
四、复合逻辑门电路
1、 “与非”门
A
&
Y1 AB
B
逻辑功能：有0出1，全1出0
2、“ 或非”门
A
≥1
Y2 A B B
逻辑功能：有1出0，全0出1
=Kn-1 2n-1++K121+K020+K-1 2-1+K-m 2-m
i
n 1
m
Ki
2i
2）十进制转换成二进制 • 整数部分的转换
方法： 除2取余法
将十进制数除2取 余，并倒排。
即把十进制数除以2，第一次相除所得余数为二进制数的最 低位K0，将所得商再除以2，反复执行上述过程，直到商为 “0”，所得余数为二进制数的最高位Kn-1。
输出为低电平“0”。
柵极相连做 输入端
实现逻辑“非”功能 F A
PMOS
漏极相连 做输出端
NMOS
（2）与非门
两 个 并 联 的 PMOS 管VP1、VP2
二输入“与非”门电路结构如图
止止
通止
a）当A和B为高电平时:
输出低电平
10
b）当A和B有一个或一个
以上为低电平时:
10
止 通
电路输出高电平
电路实现“与非每”个输逻入辑端功与能一 个 NM1OS
通通
F AB管和一个PMOS管的栅极相
连
两个串联的 NMOS VN1、VN2
（3）或非门
两个串联的PMOS
输入“或非”门电路结构如管图VP1、VP2
a）当A和B为低电平时:
01
输出高电平
b）当A和B有一个或每一个个输 入 端 与 一 以上为高电平时: 个 NMOS管和一0 个
电路输出低电平 PMOS管的栅极相连
8
74LS00
1
234
56
7
1A 1B 1Y 2A 2B 2Y GND
TTL“与非”门的引脚图
二、MOS集成门电路
1、 MOS管的开关特性
数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：
NMOS管：
当|UGS|>|UT| 时，管子导通，导通电阻很小，相当于开关闭合 当|UGS|<|UT| 时，管子截止，相当于开关断开
返回章目录
§5-3 逻辑代数基础
一、数制与码制 二、逻辑代数与逻辑函数的化简 三、逻辑函数的表达方式及其互 相转换
1。能熟练地掌握二进制数和十进制数之间的转 换，掌握逻辑代数的基本运算法则，会进行数制 间的转换，熟悉8421BCD码的编码规则。
2。掌握逻辑代数的基本定律、公式和规则，能 运用逻辑代数法化简逻辑函数，掌握由真值表写 逻辑表达式的方法，并能对逻辑电路图、逻辑表 达式、真值表三者进行互换。
00
0
01
1
10
1
11
1
逻辑函数式
YAB
电源
逻 辑 符 号
开关B
灯Y
或逻辑关系
A ≥1
Y B
或门
2、二极管“或”门电路
或门电路：实现或逻辑关系的电路
（1）A、B均为0时 输出为“0”
（2）A为0，B为1时 输出为“1”
（3）A为1，B为0时 输出为“1”
（4）A为1，B为1时
输出为“1”
01 A 01 B
电路实现“或非”逻辑功能
Y=A+B
止止
两个并联的 NMOS管 VN1、
VN2
通止 通通
10
通止
3、CMOS传输门与模拟开关
（1）CMOS传输门
止
工作原理：
a）当C 为低电平时，
VN、VP截止，传输门相当于开 关断开，传输门保存信息
b）当C为高电平时，
VN、VP中至少有一只管子导通，使 Uo=Ui，这相当于开关接通，传输
0
01
0
10
0
11
1
逻
逻辑函数式
辑
符
YABAB 号
功能表
AB
Y
断断 灭
断合 灭
合断
灭
合合 亮
A
&
Y
B
与门
2、二极管“与”门电路
与门电路：实现与逻辑关系的电路
“0”表示低电位（<0。35V）； “1”表示高电位（>2。4V）。
（1）A、B均为0时
10 A
输出为“0” 10 B
（2）A为0，B为1时
UCC +5V
式
（N）10=（Kn-1 K1 K0。 K-1 K-m）
10
=Kn-1 10n-1++K1101+K0100+K-1 10-1++K-m 10-m
i
n 1
m
Ki10i
2、二进制
1）用0和1两个数码来表示
2）基数为2，逢二进一，即1+1=10
3）二进制数的权值为2i，i由所在的位数决定。
4）任意一个二进制数，都可按其权位展成多 项式的形式 （N）2=（Kn-1 K1 K0。 K-1 K-m）2
放大状态 图解法、等效电路法 放大性能 放大器 放大作用
饱和或截止状态 逻辑代数 逻辑功能 逻辑门、触发器 算术运算、逻辑运算
§5-1 分立元件门电路
一、“与”门电路 二、“或”门电路 三、“非”门电路 四、复合逻辑门电路
1。理解与、或、非三种基本逻辑关系。
2。掌握与门、或门、非门基本逻辑门的逻辑功 能，熟悉其图形符号。
3、“异或” 门
__ __
Y3ABABAB
A
逻辑功能：相同出0，
=1
不同B出1
Y1、Y2 的真值表
Y1
A
B
Y1 Y2
0
01 1
0
11 0
1
01 0
Y2
1
10 0
Y3 的真值表
A B Y3
0
00
0
11
Y3
1 01
1 10
“１”和“０”没有数值大小的概念，仅 表示事物相互对立的两种状态。
返回章目录
§5-2 集成门电路
V3
V7 Y
V4
TTL”与非”门的典型电路
TTL与非门逻辑功能小结
• 输入端全为高电平，输 出为低电平
• 输入至少有一个为低电 A
平时，输出为高电平
B
V5
由此可见电路的输出和 输入之间满足与非逻辑 关系
F AB
R1
R2
C1 V1 V6
C2 V2
E2 R3
+UCC R4
V3
V7 Y
V4
TTL”与非”门的典型电路
01
门传输信息
输出
由此可见传输门相当于一个理想的
开关，且是一个双向开关
止 门控制信号
逻辑符号
（2）CMOS模拟开关 a）电路结构 当C=1时，传输门导通， 开关接通，Uo=Ui 当C=0时，传输门截止， 开关断开 b）逻辑符号
反相器 CMOS模拟开关
传输门
一般门电路的输出端是不可直接相连的， 因为那可能会使门电路损坏。只有OC门的输出 端才能直接相连， 从而实现线与的功能。
3。掌握与非门、或非门、异或门等复合逻辑门 的逻辑功能，熟悉其图形符号，会写逻辑表达式 和真值表。
一、“与”门电路
1。 与逻辑关系 当决定一事件的所有条件都具备时，事件才发生的 逻辑关系。
电源
开关A 开关B
与逻辑关系
灯Y
功能表
AB
Y
断断 灭
断合 灭
合断 灭
合合 亮
与逻辑的表示方法：
真值表
AB
Y
00
• 小数部分的转换
0。652 0。3 2 0。6 2 0。2 2 0。4 2 0。8
1乘2取整法0 ：小数乘以12，第一次0相乘结果的0 整数部分 K-为整1 数二部进分制，数K-反的2 复最进高行位下KK-去1-，3，将直其到小小K数-数4部部分分再为乘“K2-0依5” 次。记下
例： （0。65）10 =（ ? ）2
A B
V5
C2
C1
V1
V2
V6
E2
R3
V3
V7 Y
V4
输入
中间 输出
级TTL”与非”门级的典型电级路
R1
TTL与非门逻辑功能分析
• 输入端至少有一个为低 电平
V1管、 V5导通 ，这时Uc1
= UA + Ube1 = 1V， V2、V4 0。 A
截止， UY≈UCC
33。V B 6V
V5
输出高电平
R
V1
Y 01 V2
输出为“0” （3）A为1，B为0时
二极管“与”门电路
输出为“0” （4）A为1，B为1时
与门的逻辑功能：“全1出1，有0出0”
输出为“1”
二、 “ 或”门电路
1、“或”逻辑关系：决定一事件结果的诸条件中，只要有一个或一个以 上具备时，事件就会发生的逻辑关系。
真值表
开关A
AB
Y
例：（81）10=（？）2
0 2 1 2 2 2 5 2 10 2 20 2 402 81
1 01 0 0
01
K6 K5 K4 K3 K2
K1 K0
得：（81）10 =（）2
3、两种数制间的转换
1）二进制数转换成十进制数
方法：
将相应二进制的数按权展开，然后各项求和
例：
（）2 = 1×26+0×25+0×24+0×23+1×22+1×21+0×20 = （70）10
PMOS管与NMOS管相反。
2、几种CMOS集成门电路
（1）非门 工作原理：
a）输入为低电平“0”时
衬 NVMP导O底S通管与，的漏衬源VN底间截总止的是PN接结到始电终路处的于
反 最
偏 低
， 电
位输，出YP为MO高S 管电的平衬“底1”总 是 接 到 电 路 的 最 高电位
b)输入为高电平“1”时 VP截止，VN导通
一、数制与码制
１、数位制置及计其数相法互转换
按权展开式
（1）十进制
(369)10 =3 102 + 6 10
权
特点： 1）有0～9十个数码，基数是10
2）基数10，逢十进一，即9+1=10
3）不同数位上的数具有不同的权值10i。
4）任意一个十进制数，都可按其权位展开成多项式的形
2、主要参数
•输出高电平UOH：当输入端有“0”时，在输出端得到的输出电平。
一般， UOH ≥3。2V
•输出低电平UOL：当输入端全为“1”时，在输出端得到的输出电平。
一般， UOL≤0。35V
•开门电平UON：
在额定负载条件下，使输出为“0”所需的最小输 入高电平值。
•关门电平UOFF：
一般， UON ≤1。8V
入波形下降沿50% 幅值处到 输出波形上升沿50% 幅值处 所需要的时间，
输出信号V0
平均传输延迟时间tpd：
t t PLH PHL t 2 pd
通常tPLH＞tPHL，tpd越小，电
路的开关速度越高。
一般tpd = 10ns～40ns
UCC 4A 4B 4Y 3A 3B 3Y
14 13 12 11 10 9
由此得：（0。65）10=（0。101）2
2、码制
用一定位的二进制数按一定规则排列 起来表示数字、符号等特定信息。
编码：
按自然数顺序排 列的二进制码
用一定位的二进制数表示十进制数，各位的权值 依次为2n、2n-1^……、21、20。
常用编码 编码：
用四位二进制代码对十进 制数的各个数码进行编码。
R1
R2
C1 V1 V6
C2 V2
E2 R3
TTL”与非”门的典型电路
+UCC R4
V3
V7 Y
V4
TTL与非门逻辑功能分析
• 输入端全为高电平 V1、V5、V6管截止 ，这 时Uc1 ≈ Ucc V2、V4饱和导 通， UY≈0
输出低电平
A B
V5
R1
R2
C1 V1 V6
C2 V2
E2 R3
+UCC R4
前面学习的是模拟电子电路，它的工作信号是模拟信号，这种信号在时 间上和数量上都是连续的。
从本章开始学习数字电子电路，它的工作信号是数字信号，这种信号在 时间上和数量上都是离散的。
数字电路与模拟电路的比较
工作信号
模拟电子电路 模拟信号（连续的）
数字电子电路 数字信号（离散的）
三极管工作状态 分析工具 研究的主要问题 基本单元电路 主要电路功能