组成原理试卷

组成原理试卷
简答与应用
1．何谓中断？？
中断是由外围设备或其他非预期的急需处理的事件引起的，CPU暂时中断正在执行的程序，转至另一服务程序去处理这一事件，待事件处理完毕后返回原程序继续执行。

2.（不算CPU中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。

主存：存放需要CPU运行的程序和数据，速度较快，容量较大；
Cache：存放当前访问频繁的内容，即主存某些页的内容复制。

速度最快，容量较小；外存：存放需联机保存但暂不执行的程序和数据。

容量很大而速度较慢。

3.什么是微程序控制器：
将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。

按这种方式工作的控制器称为微程序控制器。

4.当读取并执行一条指令时，控制器的主要功能是什么？ A．从主存取指令，并计算下一条指令在主存中的地址；
B．对指令进行译码，产生相应的操作控制信号； C．控制指令执行的步骤和数据流动的方向。

5.简述微程序控制器的工作原理
微程序控制器组成中的核心部件是控制存储器(CM)，由ROM实现，用于存储按一定规则组织好的全部控制信号。

微程序控制器的工作原理：是依据读来的机器指令的操作码找到与之对应的一段微程序的入口地址，并按由指令具体功能所确定的次序，逐条从控制存储器中读出微指令，以“驱动”计算机各功能部件正确运行。

6.什么是机器字长、指令字长和存储字长？机器字长：CPU一次能处理数据的位数。

指令字长：机器指令的位数。

存储字长：每个存储单元存储的位数。

7．微程序控制器怎么产生操作控制信号？操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。

8、微程序控制器如何产生微命令？微指令、微程序与机器指令之间的对应关系如何？ A．微程序控制器是从控制存储器中读取微指令，从而产生微命令。

B．一条微指令包含的微命令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。

9.请举例说明总线为什么需要三态？
答：总线上往往连接有多个总线主设备，每一个时刻只能有一个总线主设备占用总线，其他总线主设备输出的地址、数据、控制信号必须处于高阻状态，这样系统才能正常工作。

反之，如果信号只有两种状态，连在总线上的不同总线主输出信号状态不一致，信号相互钳制，系统便无法工作。

10．试述浮点数规格化的目的。

答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。

当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。

通过规格化，可以保证运算数据的精度。

11.RISC是精简指令系统计算机,它有以下特点: (1)选取使用频率最高的一些简单指令; (2)指令长度固定;
(3)只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行;
(4)大部分指令在一个机器周期内完成; (5)CPU中通用寄存器数量相当多; 12．CPU在每次执行中断服务程序前后应做哪些工作？
答：CPU在每次执行中断服务程序前完成：关中断；保存断点和被停下来的程序的现场信息；判别中断源，转中断服务程序的入口地址；执行开中断指令。

CPU 在每次执行中断服务程序后完成：关中断，准备返回主程序；恢复现场信息，恢复断点；执行开中断；返回主程序。

13．外围设备的I/O控制方式分哪几类？各具什么特点？
程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。

需更多硬件，适用于内存和高速外设之间大批交换数据的场合。

通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。

14.请说明指令周期、机器周期、时钟周期之间的关系，并用图进行表示。

指令周期是执行一条指令所需要的时间。

也就是从取指令开始到执行完这条指令为止的全部时间。

一个指令周期由若干个机器周期组成。

（1分）
CPU周期也叫机器周期。

是指CPU访问一次主存或输入输出端口所需要的时间。

一个CPU周期由若干个时钟周期组成。

（1分）
时钟周期是CPU处理操作的最小时间单位，也叫T周期（1分）指令周期、CPU周期和时钟周期之间的关系如下图所示。

（2分）
15、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么? 答：软件与硬件的逻辑功能是等效的，但性能不相同。

16、什么是运算器？它的主要由哪几个功能部件组成？
答：运算器是进行算术逻辑运算的部件。

它主要由加法器、通用寄存器、标志寄存器等部件组成。

17、与RAM相比ROM有何特点？
答：ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。

18、与程序中断控制方式相比DMA控制方式有何特点？
答：速度快。

响应快、优先级高、处理快、无须现场保护和现场的恢复。

但是应用范围没有程序中断控制方式广。

19、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。

一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。

微指令在控制存储器中的存储位置称为微地址。

20、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。

21、中断接口一般包含哪些基本组成？简要说明它们的作用。

答：①地址译码。

选取接口中有关寄存器，也就是选择了I/O设备；
②命令字/状态字寄存器。

供CPU输出控制命令，调回接口与设备的状态信息；
③数据缓存。

提供数据缓冲，实现速度匹配；
④控制逻辑。

如中断控制逻辑、与设备特性相关的控制逻辑等。

22.微机A和B采用了不同主频的CPU芯片，片内逻辑电路完全相同，若A机的CPU主频为8MHz，B机为12MHz，A机的平均指令执行速度为0.4MIPS, 则 (1) A机的CPU时钟周期为多少？ (2) A机的平均指令周期为多少？ (3) B机的平均指令执行速度为多少？解答：
（1） 0.125us （2） 2.5us （3） 0.6MIPS 试题分析：
（1） A机的CPU主频为8MHz,所以A机的CPU时钟周期=1÷8MHz=0.125us。

（2） A机的平均指令执行速度为0.4MIPS，所以A 机的平均指令周期=1÷
0.4MIPS=2.5us。

（3） A机平均每条指令的时钟周期数=2.5us÷0.125us=20。

而微机A和B片内逻辑电
路完全相同，所以B机平均每条指令的时钟周期数也为20. 由于B机的CPU 主频为12MHz，所以B机的CPU时钟周期=1÷12MHz= B机的平均指令周期=20× B 机的平均指令执行速度=
11235112us。

us=
53us.
MIPS=0.6MIPS。

23.设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS?若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS? 解答：
（1） 1.6MIPS。

（2） 0.4MIPS。

试题分析：根据主频为8MHz，时钟周期=1÷8MHz=0.125us，机器周期为0.125×2=0.25us,指令周期为0.25×2.5=0.625us。

（1）平均指令执行速度为1÷0.625=1.6MIPS。

（2）若机器主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125×4×5=2.5us，故平均指令执行速度为1÷
2.5=0.4MIPS。

24.写出下列十进制数的IEEE754短浮点数编码。

（1）0.15625；（2）－5。

解答：
（1）3E200000H。

（2）C0A00000H。

试题分析：（1）0.15625转换成二进制数值为0.00101，在IEEE754中，其规格化表示为1.01×2 E = 127 － 3 = 124。

－3
，
IEEE754短浮点数编码为：0；01111100；01000000000000000000000，最后将32位二进制数写成十六进制数。

（2）－5转换成二进制数值为－101，在IEEE754中，其规格化表示为1.01×2 ，E = 127+2 = 129。

IEEE754短浮点数编码为：1；1000000；01000000000000000000000，最后将32位二进制数写成十六进制数。

注意：尾数的最高位“1”是隐含。

25.若短浮点数IEEE754编码的格式为：1011 1111 0100 0000 0000 0000 0000 0000，则其代表的十进制数为多少？
解答：－0.75
试题分析：短浮点数IEEE754编码的格式为：数符1位，阶码8位（移码表示）、尾数23位。

将本题编码按格式展开后为
1 01111110 10000000000000000000000 阶码真值 = E － 127 =－1
尾数（包括隐含位）= 1.10000000000000000000000 = 1.1
所以，其代表的十进制数为：－（1.1）×2 －1 = －（0.11）2= －（0.75）10
26.计算机存储程序概念的特点之一是把数据和指令都作为二进制信号看待。

今有一计算机字长32位（D31 ～D0），数符位是第31位。

对于二进位1000 1111 1110 1111 1100 0000 0000 0000，（1）表示一个补码整数，其十进制值是多少？
（2）表示一个无符号整数，其十进制值是多少？
（3）表示一个IEEE754标准的单精度浮点数，其值是多少？
解答：
30 29 28 20 14
（1）－（2 +2 +2 +2 +2 ）
（2） 2 31 +2 27 +2 26 +2 25 +2 24 +2 23 +2 22 +2 21 +2 20 +2 19 +2 18 +2 17 +2 16 +2 15 +2 14 （3） 2 +2 试题分析：（1）（2）（3）
－1
2
+2
－2
+2
－4
+2
－5
+2
－6
+2
－7
+2
－8
+2
－9
对于补码整数，最高位为符号位，其他31位为数值位。

其对应的真值十进制表示为－111 0000 0001 0000 0100 0000 0000 0000。

对于无符号整数，全部32位均为数值位。

表示一个IEEE754标准的单精度浮点数
1 00011111 11011111100000000000000 ↑↑
↑数符阶码尾数
因为阶码为00011111，对应十进制数为31，IEEE754标准中的阶码用移码表示，单精度浮点数的偏置值127，所以阶码的十进制真值为31－127 = －96
因为尾数为：1.11011111100000000000000。

IEEE754标准中的尾数用原码表示，且采用隐含尾数最高数位“1”的方法，隐含的“1”
00 －1 －2 －4 －5 －6
是一位整数（即位权为2 ）。

所以尾数真值为2 +2 +2 +2 +2 +2 +2 －7 +2 －8
+2
－9
因为数符 = 1 ，表示这个浮点数是个负数。

27. 设有一个1MB容量的存储器，字长为32位，问：
(1) 按字节编址，地址寄存器几位？编址范围为多大？ (2) 按半字编址，地址寄存器几位？编址范围为多大？
(3) 按字编址，地址寄存器几位？编址范围为多大？解答：
（1）20，00000H~FFFFFH。

（2）19，00000H~7FFFFH。

（3）18，00000H~3FFFFH。

试题分析：
（1）按字节编址，1MB=2*8b，地址寄存器为20位，编址范围为00000H~FFFFFH。

（2）按半字编址，1MB=2*8b=2*16b，地址寄存器为19位，编址范围为
00000H~7FFFFH。

（3）按字编址，1MB=220*8b=218*32b，地址寄存器为18位，编址范围为
00000H~3FFFFH。

28.一台8位微机的地址总线为16条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，可用的最高地址是多少？
解答：BFFFH。

试题分析：若32KB的存储地址起始单元为0000H，则可知32KB存储空间共占用15条地址线，其范围应为0000~7FFFH，但现在的首地址为4000H，即地址后移了，因
此最高地址应为4000H+7FFFH=BFFFH。

29.用容量为L*K的动态RAM芯片，构成容量为M*N的存储器。

问：
（1）需要多少块存储芯片？
（2）存储器共有多少个片选信号，如何来实现，需要几位译码？
解答：（1）
M?NL?K20
19
20
（片）。

（2）logM2L。

试题分析：
（1）因为存储器的容量为M*N，存储芯片的容量为L*K,所以需要的存储芯片数量
为
M?NL?K（片）。

ML（2）这个存储器使用了字和位同时扩展。

共有
M2个片选信号。

片选信号由译码
器产生，需要log
L位地址参与译码。

30.图2-3-2所示为用8片2114构成的4K*8的存储器，与8位的一个微处理器相连，
2114为1024*4位的静态RAM芯片。

试问：。