基于FPGA的FLASH存储器三温功能测试系统设计

现代电子技术
Modern Electronics Technique
Feb. 2024Vol. 47 No. 4
2024年2月15日第47卷第4期
0 引 言
存储器的测试主要由内建自测试和外部测试构成[1⁃3]。

内建自测试由于芯片内部测试电路已固化，测试图形无法改变，也无法保障测试的故障覆盖率[4]；而外部测试一般由ATE （Automatic Test Equipment ）机台来进行批量化测试[5⁃6]。

大容量FLASH 存储器因存储容量大[7⁃9]，在保障故障覆盖率的情况下，其测试向量较大，而ATE 测试系统因有限的存储容量，很难保障大容量存储器的高覆盖率测试。

此外，为保障器件的可靠性，需对
大容量FLASH 存储器进行三温环境测试。

传统的基于ATE 和热流罩的环境测试装置及方法存在如下缺陷：一方面，热流罩体积较小，多工位测试能力受限；另一方面，热流罩无法长时间扣压在ATE 机台上，否则会导致ATE 机台掉电重启，而大容量的FLASH 存储器全地址
功能测试耗时数小时，故该方法仅能在常温下对大容量FLASH 存储器进行全地址功能测试，且占用大量ATE
测试机时，测试成本较高。

因此，亟需在原有的技术基础上进行突破创新，实现大容量FLASH 存储器的三温环境测试，同时提高测试效率，降低测试成本。

本文提出了一种基于FPGA 驱动板+工位板的板级FLASH 存储
器三温功能测试系统，实现了12工位的大容量FLASH
DOI ：10.16652/j.issn.1004⁃373x.2024.04.008
引用格式：侯晓宇，郭贺，常艳昭.基于FPGA 的FLASH 存储器三温功能测试系统设计[J].现代电子技术，2024，47（4）：39⁃42.
基于FPGA 的FLASH 存储器三温功能测试系统设计
侯晓宇， 郭 贺， 常艳昭
（中国电子科技集团公司第五十八研究所， 江苏 无锡 214035）
摘 要： 由于大容量FLASH 存储器全地址功能测试时间较长，在自动化测试设备（ATE ）上进行高低温测试时，长时间使用热流罩会导致测试设备运行异常。

为把存储器测试过程中耗时最长的全地址功能测试部分从ATE 机台上分离出来，设计一个基于FPGA 的驱动板卡，结合MSCAN 和Checkerboard 算法实现了对被测芯片激励信号的施加；然后，设计一个12工位的驱动板卡，实现了在三温条件下的多芯片同步测试；接着，设计一个基于Qt 的上位机软件，实现了对测试结果的实时显示与存储；最后，对2 GB 大容量FLASH 存储器进行测试验证。

测试结果表明，与传统的ATE 测试相比，基于驱动板和工位板的测试系统可实现对大容量FLASH 的全地址功能的高低温测试，且工位板具有的高可扩展性可实现多芯片的同步测试，大幅提高了测试效率。

关键词： FPGA ； FLASH 存储器； 三温测试； 自动化测试设备； MSCAN ； 多工位测试
中图分类号： TN307⁃34 文献标识码： A 文章编号： 1004⁃373X （2024）04⁃0039⁃04
Design of FPGA⁃based three⁃temperature functional testing system for FLASH memory
HOU Xiaoyu, GUO He, CHANG Yanzhao
(China Electronic Technology Group Corporation No.58 Research Institute, Wuxi 214035, China)
Abstract ： Due to the long testing time for the full address function of high⁃capacity FLASH memory, prolonged use of heat flow hoods during high and low temperature testing on automatic test equipment (ATE) can cause abnormal operation of the testing equipment. In order to separate the full ⁃address functional test part with longest time consumption in the the memory testing process from the ATE equipment, an FPGA⁃based driver board is designed, and the application of excitation signals to the tested chip is achieved by combining MSCAN and Checkerboard algorithms. A 12 sites driver board is designed to realize the multichip synchronous testing under the three⁃temperature condition. A Qt based upper computer software is designed to realize
real ⁃time display and storage of testing results. The testing and verification for the 2 GB large ⁃capacity FLASH memory are
conducted. The testing results show that in comparison with the traditional ATE test, the testing system based on driver board and the site board can realize high and low temperature testing for full address functionality of high ⁃capacity FLASH, and the
high scalability of site boards can achieve synchronous testing of multiple chips, greatly improving testing efficiency.
Keywords ： FPGA; FLASH memory; three⁃temperature test; automated test equipment; MSCAN; multi⁃site test
收稿日期：2023⁃07⁃20 修回日期：2023⁃08⁃30
39
现代电子技术
2024年第47卷
存储器的三温功能测试，解决了ATE 机台无法长时间进行高低温测试的难题，同时释放大量ATE 机台时，提高了测试效率，降低了测试成本。

1 FLASH 功能测试原理
FLASH 存储器的故障主要有固定型故障、转换故
障和固定开路故障等[10]。

固定型故障是指存储单元内的逻辑值始终为0或1。

转换故障是指存储单元内的逻辑值可以从1转换为0，但无法从0转换为1，或逻辑值可以从0转换成1，但无法从1转换成0。

固定开路故障是指无法访问当前存储单元内的逻辑值。

通常，采用特定的测试图形来检测FLASH 存储器存在的故障，理论上存在一种测试图形算法可以检测出所有的故障类型，但由于其时间复杂度而无法完全应用于实际工程中[11]。

MSCAN 算法也被称为全0或全1算法[12]，即在所有存储单元中写入逻辑0或逻辑1。

MSCAN 算法见图1。

图1 MSCAN 算法
Checkerboard 算法也被称为棋盘法，如图2所示，该
方法用于检测相邻单元在存储数据时是否存在相互影响，
即在相邻两个存储单元写入不同的逻辑值。

图2 Checkerboard 算法
2 硬件设计
基于上述方案设计，采用子母方案实现硬件平台的设计。

硬件平台如图3所示，该平台由驱动板和工位板两个部分组成。

驱动板主要包括FPGA 、串口模块、电源模块、时钟模块、存储模块、电平转换模块和金手指接口。

工位板和驱动板之间通过金手指相互连接，12个工位的被测芯片依次排列在工位板上组成测试阵列。

为满足多工位测试要求，FPGA 选用Xilinx Kintex7系列XC7K325T ，其外挂DDR 和FLASH 存储模块分别用于数据缓存与烧写程序的启动。

此外，FPGA 通过串
口模块实现与上位机之间的通信。

图3
硬件平台总体框架
3 软件设计
基于上述硬件平台，本测试系统软件任务由FPGA 和上位机两个部分构成，如图4所示。

FPGA 主要负责对12个工位的被测芯片施加激励信号、测试结果比对和与上位机串口数据的传输工作。

上位机主要负责与FPGA 的串口传输工作、测试结果的显示和测试结果的保存。

测试系统工作流程如图5所示。

上位机首先通过串口将配置命令发送至FPGA ，接着FPGA 对被测芯片施加激励信号，随后FPGA 将接收到的返回信号进行数据比对，进而通过串口发送至上位机，最后上位机在界
面上实时显示测试结果并将数据保存至硬盘。

图4 测试系统软件总体框架
3.1 FPGA 软件设计
FPGA 对被测芯片依次施加激励信号，并对返回的
数据结果进行比对，其状态机如图6所示。

首先对被测芯片进行全地址擦写，读全地址，若非全1则跳转至错
误状态；接着对芯片进行全地址写0，读全地址，若非全
40
第4期
0，则跳转至错误状态；随后对芯片进行全地址擦写，全
地址写0xAA55，读全地址，若非全0xAA55，则跳转至错误状态；最后对芯片进行全地址擦写，全地址写0x55AA ，读全地址，若非全0x55AA ，
则跳转至错误状态。

图5 测试系统工作流程
3.2 上位机软件设计
上位机采用Qt 作为开发工具，该软件主要将界面
上的控制命令进行组帧并通过串口发送出去[13]，解析串口中收到的数据，将测试结果显示在可视化界面并存储至硬盘。

为有效区分串口接收的数据类型，定义了如图7所示的数据帧格式，共分为5个部分，如下：
1） 帧头：长度为32 bit ，定值为0x1234567。

2） 内容形式：长度为32 bit ，0x0表示命令参数，0x1为被测芯片返回的测试结果。

3） 长度：长度为32 bit ，该变量表示为数据帧中发送内容的字节大小。

4） 内容：具体发送数据。

5） 帧尾：长度为32 bit ，定值为0x89ABCDEF 。

4 实验与分析
FLASH 存储器三温功能测试系统的驱动板和工位
板实物图如图8和图9所示，两块板卡通过金手指接口
插入三温测试箱实现互联。

图6 FPGA
激励信号施加与测试结果比对状态机
图7
数据帧格式
图8 FLASH
存储器三温功能测试系统驱动板
图9 FLASH 存储器三温功能测试系统工位板
如图10所示，当被测芯片写入的数据0xAA55和读出的数据0xAA51出现不一致时，则当前芯片测试停止，
并将测试结果上传至上位机。

侯晓宇，等：基于FPGA 的FLASH 存储器三温功能测试系统设计
41
现代电子技术
2024年第47卷
如图11所示，上位机接收到数据后，实时显示出错误工位号、
错误地址和读出的错误数据。

图11 上位机结果显示
5 结 论
本文设计一种基于驱动板和工位板的FLASH 存储器的实装测试系统，并完成了对此系统的验证。

结果表明，该测试系统可实现12工位的大容量FLASH 存储器在三温环境下的全地址擦写和读功能测试，以及测试结果的实时显示与本地存储。

相较于传统使用ATE 机台对FLASH 存储器进行测试的方法，该测试系统有效解决了ATE 机台在高低温环境下无法长时间测试的缺点，同时释放大量ATE 测试机时，大幅降低了FLASH 存储器芯片的测试成本。

此外，12工位的同步测试大幅提高了测试效率，且工位板具有高可扩展性，对于后
期的FLASH 存储器量产化测试具有广阔的应用前景。

参
考
文
献
[1] 杨丽婷.嵌入式FLASH 存储器内建自测试电路设计[D].上海：
上海交通大学，2019.
[2] 郭巍巍.一种嵌入式FLASH 存储器的内建自测试电路的设计[D].上海：复旦大学，2014.
[3] 柳玉波.SoC 嵌入式FLASH 的内建自测试方法的研究与实现[D].成都：电子科技大学，2013.[4] 钱亮.高效率低成本嵌入式闪存存储器的测试方案[J].集成电
路应用，2020，37（1）：26⁃28.[5] 王征宇，赵桦.NOR 型FLASH 存储器测试技术[J].电子与封装，2016，16（3）：15⁃19.
[6] 季伟伟，倪晓东，张凯虹，等.基于J750EX 测试系统的大容量NOR 型FLASH 测试方法[J].电子与封装，2017，17（9）：10⁃14.[7] 李明明，王全忠，郭伟，等.一种NOR FLASH 控制器验证平台
的研究[J].现代电子技术，2015，38（10）：162⁃165.[8] 吴嘉伟，魏志强，张会新.基于FPGA 和FLASH 的多路数据存储技术[J].现代电子技术，2020，43（4）：34⁃37.
[9] 沈欣，陈良权，高敏，等.基于FPGA 的OCTA NOR FLASH 存
储芯片高效测试方法[J].微电子学与计算机，2019，36（10）：65⁃
67.
[10] 于梦磊.基于FPGA 的通用FLASH 存储器测试验证系统[D].
济南：山东大学，2014.[11] 惠嘉成.FLASH 存储器测试系统设计与实现[D].成都：电子科技大学，2022.
[12] KIM H J, LEE S G. An effective flash memory manager for
reliable flash memory space management [J]. IEICE
transactions on information & systems, 2002, 85(6): 950⁃964.[13] 王维波，栗宝鹃，侯春望.Qt 5.9 C++开发指南[M].北京：人民
邮电出版社，
2018.
图10 错误数据显示
作者简介：侯晓宇（1995—），男，江苏苏州人，硕士，主要研究方向为集成电路测试技术。

郭 贺（1995—），男，江苏徐州人，硕士，主要研究方向为集成电路测试技术。

常艳昭（1991—），男，河北邢台人，主要研究方向为集成电路测试技术。

42。