【CN109658958A】一种基于电压监测的MRAM存储器掉电数据保护电路方法及应用【专利】
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 处理器为80C32处理器。
3 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 电压检测电路采用MAX706T。
4 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 电压检测电路的PFI端的阈值为1 .25V。
发明内容 [0006] 针对现有技术中存在的问题，本发明提供一种基于电压监测的MRAM存储器掉电数 据保护电路、方法及应用，防止星载大容量固态存储器存储在MRAM中的关键信息在掉电过 程中被意外改写，增强数据的安全性，提高固态存储器产品的可靠性。 [0007] 本发明是通过以下技术方案来实现： [0008] 一种基于电压监测的MRAM存储器掉电数据保护电路，包括处理器、MRAM存储器、电 压检测电路、反向器、逻辑门电路、接口芯片和电源； [0009] 电源与电阻R1一端连接，电阻R1另一端与电阻R2一端和电压检测电路的PFI端分 别连接 ，电阻 R2 另一端接地 ；电 压检 测电 路的 PFO端与反向 器的 输入端连接 ，反向 器的 输出 信号和处理器的写信号均输入逻辑门电路并在逻辑门电路中进行或操作，使逻辑门电路输 出保持为高 ，输出信号作为MRAM存储器的 写信号写入MRAM存储器 ；电 压检测电 路在检测到 掉电后，电压检测电路的PFO端输出低电平。 [0010] 优选的，处理器为80C32处理器。 [0011] 优选的，电压检测电路采用MAX706T。 [0012] 优选的，电压检测电路的PFI端的阈值为1 .25V。
背景技术 [0002] MRAM是一种非易失性磁性随机存储器，具有静态随机存储器(SRAM)的高速读取写 入能力，以及动态随机存储器(DRAM)的高集成度，又因其可以无限次地重复写入，同时兼具 功耗低、寿命长和抗辐照能力强等优点，在军事和宇航领域应用广泛。 [0003] 星载大容量固态存储器的文件信息(FAT表)是设备中的关键信息，描述了固态存 储器文件系统内存储单元的分配状态及文件内容的前后链接关系，若文件信息发生改写或 丢失，存储的数据就无法使用，直接影响固态存储器的基本功能。 [0004] 星载大容量固态存储器嵌入式系统采用80C32单片机，FAT表存储器件采用MRAM存 储器。MR AM存储器使 用方法 与SR AM类似 ，处理器的 读写 信号逻辑上可 与其直接连接。目 前 MRAM存储器 和80C32单片机的 硬件连接方式是数据、地址和控 制总线通过电 平转换接口 芯 片直连，无上下电保护措施。80C32单片机正常工作电压4 .5V～5 .5V，MRAM正常工作电压 3 .0V～3 .6V，在掉电过程中，80C32单片机先于MRAM达到其允许电压最低值。80C32供电低于 最低值后其端口处于未知态 ，写信号可能异常有效 ，与之互联的 MRAM存储器写信号页随之 异常有效，可能会改写MRAM存储器中存储的FAT信息，这种直连方式未考虑数据的防改写。 [0005] 现有技术暂无专门针对MRAM存储器的掉电数据保护的发明和文献。
( 19 )中华人民 共和国国家知识产权局
( 12 )发明专利申请
(21)申请号 201910009277 .3
(22)申请日 2019 .01 .04
(71)申请人 西安微电子技术研究所 地址 710065 陕西省西安市雁塔区太白南 路198号
(72)发明人 刘晓飞 杨丽 邵明强
(74)专利代理机构 西安通大专利代理有限责任 公司 61200
8 .权利要求1-6任一项所述的基于电压监测的MRAM存储器掉电数据保护电路在卫星固 态存储器中的应用。
2
CN 109658958 A
说 明 书
1/3 页
一种基于电压监测的MRAM存储器掉电数据保护电路、方法及 应用
技术领域 [0001] 本发明属于电子信息技术领域，具体涉及一种基于电压监测的MRAM存储器掉电数 据保护电路、方法及应用。
代理人 徐文权
(51)Int .Cl . G11C 11/16(2006 .01)
(10)申请公布号 CN 109658958 A (43)申请公布日 2019.04.19
( 54 )发明 名称 一 种基于电 压监 测的 MR AM存储器掉电 数 据
保护电路、方法及应用 ( 57 )摘要
本发明 提供一 种基于电 压监 测的 MR AM存储 器掉电数据保护电路、方法及应用，包括处理器、 MRAM存储器、电 压检测电路、反向器、逻辑门电 路、接口芯片和电源；电源与电阻R1一端连接，电 阻R1另一端与电阻R2一端和电压检测电路的PFI 端连接，电阻R2另一端接地；电压检测电路的PFO 端与反向器输入端连接，反向器输出信号和处理 器写信号在逻辑门电路中进行或操作，使逻辑门 电 路输出保持为高 ，输出信号作为MRAM存储器的 写信号。电 压检 测电 路在检 测到掉电 后 ，电 压检 测电 路的 PFO端输出 低电 平 ，经逻辑门电 路转换 后 ，MRAM的 写信号在掉电 过程中可保持高电 平 ， 防止数据被意外改写。
5 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 电阻R1为1 .2KΩ，电阻R2为510Ω，电源电压为5V。
6 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 接口芯片采用SNJ54LVTH16245。
7 .一种基于电压监测的MRAM存储器掉电数据保护方法，其特征在于，基于权利要求1-6 任一项所述的电 路 ，在电 源掉电 初始阶段 ，电 压检测电 路的PFI端达到掉电 阈值时 ，PFO端输 出低电平；电压检测电路的PFO端经反向器后与处理器的写信号在逻辑门电路进行或操作， 使输出保持为高电平，输出信号经接口芯片转换后作为MRAM存储器的写信号。
权利要求书1页 说明书3页 附图1页
பைடு நூலகம்
CN 109658958 A
CN 109658958 A
权 利 要 求 书
1/1 页
1 .一种基于电压监测的MRAM存储器掉电数据保护电路，其特征在于，包括处理器、MRAM 存储器、电压检测电路、反向器、逻辑门电路、接口芯片和电源；
电 源与电阻 R1一端连接 ，电阻 R1 另一端与电阻 R2一端 和电 压检 测电 路的 PFI端分 别连 接 ，电阻 R2 另一端接地 ；电 压检 测电 路的 PFO端与反向 器的 输入端连接 ，反向 器的 输出信号 和处理器的写信号均输入逻辑门电路并在逻辑门电路中进行或操作，使逻辑门电路输出保 持为高 ，输出信号作为MRAM存储器的 写信号写入MRAM存储器 ；电 压检测电 路在检测到掉电 后，电压检测电路的PFO端输出低电平。
3 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 电压检测电路采用MAX706T。
4 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 电压检测电路的PFI端的阈值为1 .25V。
发明内容 [0006] 针对现有技术中存在的问题，本发明提供一种基于电压监测的MRAM存储器掉电数 据保护电路、方法及应用，防止星载大容量固态存储器存储在MRAM中的关键信息在掉电过 程中被意外改写，增强数据的安全性，提高固态存储器产品的可靠性。 [0007] 本发明是通过以下技术方案来实现： [0008] 一种基于电压监测的MRAM存储器掉电数据保护电路，包括处理器、MRAM存储器、电 压检测电路、反向器、逻辑门电路、接口芯片和电源； [0009] 电源与电阻R1一端连接，电阻R1另一端与电阻R2一端和电压检测电路的PFI端分 别连接 ，电阻 R2 另一端接地 ；电 压检 测电 路的 PFO端与反向 器的 输入端连接 ，反向 器的 输出 信号和处理器的写信号均输入逻辑门电路并在逻辑门电路中进行或操作，使逻辑门电路输 出保持为高 ，输出信号作为MRAM存储器的 写信号写入MRAM存储器 ；电 压检测电 路在检测到 掉电后，电压检测电路的PFO端输出低电平。 [0010] 优选的，处理器为80C32处理器。 [0011] 优选的，电压检测电路采用MAX706T。 [0012] 优选的，电压检测电路的PFI端的阈值为1 .25V。
背景技术 [0002] MRAM是一种非易失性磁性随机存储器，具有静态随机存储器(SRAM)的高速读取写 入能力，以及动态随机存储器(DRAM)的高集成度，又因其可以无限次地重复写入，同时兼具 功耗低、寿命长和抗辐照能力强等优点，在军事和宇航领域应用广泛。 [0003] 星载大容量固态存储器的文件信息(FAT表)是设备中的关键信息，描述了固态存 储器文件系统内存储单元的分配状态及文件内容的前后链接关系，若文件信息发生改写或 丢失，存储的数据就无法使用，直接影响固态存储器的基本功能。 [0004] 星载大容量固态存储器嵌入式系统采用80C32单片机，FAT表存储器件采用MRAM存 储器。MR AM存储器使 用方法 与SR AM类似 ，处理器的 读写 信号逻辑上可 与其直接连接。目 前 MRAM存储器 和80C32单片机的 硬件连接方式是数据、地址和控 制总线通过电 平转换接口 芯 片直连，无上下电保护措施。80C32单片机正常工作电压4 .5V～5 .5V，MRAM正常工作电压 3 .0V～3 .6V，在掉电过程中，80C32单片机先于MRAM达到其允许电压最低值。80C32供电低于 最低值后其端口处于未知态 ，写信号可能异常有效 ，与之互联的 MRAM存储器写信号页随之 异常有效，可能会改写MRAM存储器中存储的FAT信息，这种直连方式未考虑数据的防改写。 [0005] 现有技术暂无专门针对MRAM存储器的掉电数据保护的发明和文献。
( 19 )中华人民 共和国国家知识产权局
( 12 )发明专利申请
(21)申请号 201910009277 .3
(22)申请日 2019 .01 .04
(71)申请人 西安微电子技术研究所 地址 710065 陕西省西安市雁塔区太白南 路198号
(72)发明人 刘晓飞 杨丽 邵明强
(74)专利代理机构 西安通大专利代理有限责任 公司 61200
8 .权利要求1-6任一项所述的基于电压监测的MRAM存储器掉电数据保护电路在卫星固 态存储器中的应用。
2
CN 109658958 A
说 明 书
1/3 页
一种基于电压监测的MRAM存储器掉电数据保护电路、方法及 应用
技术领域 [0001] 本发明属于电子信息技术领域，具体涉及一种基于电压监测的MRAM存储器掉电数 据保护电路、方法及应用。
代理人 徐文权
(51)Int .Cl . G11C 11/16(2006 .01)
(10)申请公布号 CN 109658958 A (43)申请公布日 2019.04.19
( 54 )发明 名称 一 种基于电 压监 测的 MR AM存储器掉电 数 据
保护电路、方法及应用 ( 57 )摘要
本发明 提供一 种基于电 压监 测的 MR AM存储 器掉电数据保护电路、方法及应用，包括处理器、 MRAM存储器、电 压检测电路、反向器、逻辑门电 路、接口芯片和电源；电源与电阻R1一端连接，电 阻R1另一端与电阻R2一端和电压检测电路的PFI 端连接，电阻R2另一端接地；电压检测电路的PFO 端与反向器输入端连接，反向器输出信号和处理 器写信号在逻辑门电路中进行或操作，使逻辑门 电 路输出保持为高 ，输出信号作为MRAM存储器的 写信号。电 压检 测电 路在检 测到掉电 后 ，电 压检 测电 路的 PFO端输出 低电 平 ，经逻辑门电 路转换 后 ，MRAM的 写信号在掉电 过程中可保持高电 平 ， 防止数据被意外改写。
5 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 电阻R1为1 .2KΩ，电阻R2为510Ω，电源电压为5V。
6 .根据权利要求1所述的基于电压监测的MRAM存储器掉电数据保护电路，其特征在于， 接口芯片采用SNJ54LVTH16245。
7 .一种基于电压监测的MRAM存储器掉电数据保护方法，其特征在于，基于权利要求1-6 任一项所述的电 路 ，在电 源掉电 初始阶段 ，电 压检测电 路的PFI端达到掉电 阈值时 ，PFO端输 出低电平；电压检测电路的PFO端经反向器后与处理器的写信号在逻辑门电路进行或操作， 使输出保持为高电平，输出信号经接口芯片转换后作为MRAM存储器的写信号。
权利要求书1页 说明书3页 附图1页
பைடு நூலகம்
CN 109658958 A
CN 109658958 A
权 利 要 求 书
1/1 页
1 .一种基于电压监测的MRAM存储器掉电数据保护电路，其特征在于，包括处理器、MRAM 存储器、电压检测电路、反向器、逻辑门电路、接口芯片和电源；
电 源与电阻 R1一端连接 ，电阻 R1 另一端与电阻 R2一端 和电 压检 测电 路的 PFI端分 别连 接 ，电阻 R2 另一端接地 ；电 压检 测电 路的 PFO端与反向 器的 输入端连接 ，反向 器的 输出信号 和处理器的写信号均输入逻辑门电路并在逻辑门电路中进行或操作，使逻辑门电路输出保 持为高 ，输出信号作为MRAM存储器的 写信号写入MRAM存储器 ；电 压检测电 路在检测到掉电 后，电压检测电路的PFO端输出低电平。