西安邮电大学2014年数字电路与逻辑设计A卷

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

说明:1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -
------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----
2.装订试卷,考生答卷时不得拆开或在框外留写标记,否则按零分计。

说明:1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -
------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----
A. M=0,S3 S2 S1 S0为 1001,COUT 为1
E,以上电路均不对
2.装订试卷,考生答卷时不得拆开或在框外留写标记,否则安零分计
说明:1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -
------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----
9. 在数字电路中,以下说法正确的是:
A. 时序逻辑电路在任意时刻输出信号仅取决于当时的输入信号。

E.以上答案都不对
三.用卡诺图法化简下式。

(8分)
1)将函数F化简为最简“与或”式
∑∑
=+
(,,,)(8,10,12,13,14,15)(1,3,9,11)
F A B C D m d
2.装订试卷,考生答卷时不得拆开或在框外留写标记,否则安零分计
说明:1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -
------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----
四.设计一多数表决电路。

要求两人)同意,则决议就能通过,但其他人不同意也能通过。

设计一个电路,实现此功能,要求:
2.装订试卷,考生答卷时不得拆开或在框外留写标记,否则安零分计
说明:1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -
------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----
. 、 已知输入信号A 、B 、C 的波形如图(2)所示,在图(
2.装订试卷,考生答卷时不得拆开或在框外留写标记,否则安零分计
说明:1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -
------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----
4选1数据选择器真值表 ST A 1 A 0 Y
1 X X 0 0 0 0 D 0 0 0 1 D 1 0 1 0 D
2 0 1 1 D 3
2线—4线译码器真值表 S
A 1 A 0 0Y 1Y 2Y 3Y
1
X X 1 1 1 1 0
0 0 0 1 1 1 0
0 1 1 0 1 1 0
1 0 1 1 0 1 0
1 1 1 1 1 0
2.装订试卷,考生答卷时不得拆开或在框外留写标记,否则安零分计。

相关文档
最新文档