19[331190] EDA技术与应用 考试试卷-A卷

module dcfq(CLK,D,Q，RST);
output Q;
input CLK,D,RST;
reg Q;
always @(D or CLK or RST)
if( RST ) Q <= 0;
else if( CLK ) Q <= D;
endmodule
1、建立Verilog描述语言程序文件扩展名
10、EDA技术中，基于Verilog描述代码的项目设计测试过程步骤是（写出至少4个步骤）：
得分
阅卷人
二、分析题（每题20分，共40分）
1、阅读以下Verilog代码，回答问题。
module mux21a(a,b,s,y);
input a,b,s;
output y;
assigny=s?a:b;
endmodule
2、该Verilog描述语言的模块名所在的项目文件名称是
3、如果要定义3位宽度的变量的输出变量，使用的关键词应该是
4、变量Q是类型是
5、哪些变量是输入变量：
6、语句reg Q；的含义是
7、语句if( RST ) Q <= 0;的含义是
8、如果要定义线网型变量Q，则定义语句是
9、endmodule的含义是
input[2:0] a; output[7:0] y; reg[7:0] y;
always@(a)
begin
if( a = =3’b000 ) y <= 8’b11111110;
得分
阅卷人
三、综合题（每题20分，共40分）
1、一个按键，每按下一次按键，计数器加1，计数器的值在0到23之间循环。请设计Verilog代码。
（1）这段代码实现什么功能？
（2）有哪几个输入变量？分ቤተ መጻሕፍቲ ባይዱ是宽度为几位二进制数？
（3）如果a=1，b=0，y=0，则s为多少？
（4）这段Verilog代码所在最底层文件夹名称应该是什么？
（5）说明项目的设计编译测试过程。
2、下面是3线8线译码器的部分代码，请写完整没有给出的代码分。
module yimaqi3_8 (a,y);
适用专业：14电信本1、2班课程名称：EDA技术与应用试卷编号（A）
课程代号：331190
考试方式：（闭卷）
考试时间：90
分钟
拟卷人(签字)：黄有全
拟卷日期：2017-6-6
审核人(签字)：
得分统计表：
题号
一
二
三
四
五
六
七
八
九
十
总分
总分人
得分
得分
阅卷人
一、填空题：（每空2分，共20分）
阅读下列代码。完成后面的填空题。
2、信号clk上的方波周期是1ms，请使用clk作为输入信号，设计一个秒表，该秒表精确到秒，两个按键，一个按键清零，一个按键暂停，用数码显示秒的范围为0~9999。