或非门构成的SR锁存器工作原理-课件

01
SD RD
Qn Qn+1 功能
00 00
0 0 保持
11
0
10
10 10
01 11
置1
01
00
置0
01 1 0
图1 或非门构成的基 本RS-FF的逻辑图
11 0 11 1
《数字电子技术基础》
第十八讲 SR锁存器
█ 或非门构成的SR锁存器工作原理
表1 或非门构成的基本RS-FF
1
的真值表（特性表）
《数字电子技术基础》
第十八讲 SR锁存器
█ 或非门构成的基本RS触发器描述
将SDRD=0作为输入约束条件，由卡诺图化简
可得或非门构成的基本RS-触发器的特性方程如下：
RD ⋅Qn
SD
⎧Qn+1 = S + RQn
⎨ ⎩S
⋅
R
=
0
或非门构成的基本RS-触发器的图形符号如下：
《数字电子n+1 = S + RQn ⎨ ⎩S ⋅ R = 0
◆ 经常被应用于键盘输入、消除开关噪声等场所。
《数字电子技术基础》
0
SD RD
Qn Qn+1 功能
00 00
0 0 保持
11
1
0
10 10
01 11
置1
01
00
置0
01 1 0
图1 或非门构成的基 本RS-FF的逻辑图
11 11
0
0*
不定
1 0*
注：SD和RD的1状态同时消失后状态将不定。
《数字电子技术基础》
第十八讲 SR锁存器
█ 或非门构成的SR锁存器特点
◆ 触发器新的状态Qn+1（也叫次态）不仅与输入状态 有关，而且触发器原来的状态Qn（也叫初态）有关； ◆ 由或非门构成的基本R-S触发器用SD和 RD分别表示 “置1”输入端和“置0”输入端，它们均以高电平作为输入 信号； ◆ 由于SD=RD=1时出现非定义的 Q = Q = 0 状态，而 且当 SD 和 RD 同时回到低电平以后触发器的状态难于确 定，因此正常工作时应遵守 SDRD=0 的约束条件，即不 应加以SD=RD=1 的输入信号。
█ 或非门构成的基本RS触发器应用举例
例：已知基本RS-FF中 SD和RD的电压波形如 下图所示，试画出Q和 端对Q 应的电压波形 （令 Qn=0 ）。
《数字电子技术基础》
第十八讲 SR锁存器
★ 小结
◆ SR锁存器（即基本RS触发器）是由门电路的状态自锁 形成存储能力的； ◆ 通过设定SD、RD或 SD、RD的值可对SR锁存器直接进行置 位或复位操作； ◆ 无论与非门或或非门构成的基本RS触发器，其均需满 足SR=0的约束条件，且其特性方程均为：
0
的真值表（特性表）
01
SD RD
Qn Qn+1 功能
00 00
0 0 保持
11
10 10
0 1
1
1 置1
1
10
01 0
01 1
图1 或非门构成的基 本RS-FF的逻辑图
11 0 11 1
《数字电子技术基础》
第十八讲 SR锁存器
█ 或非门构成的SR锁存器工作原理
表1 或非门构成的基本RS-FF
1
的真值表（特性表）
第十八讲 SR锁存器
※ 或非门构成的SR锁存器工作原理 ※
Add Your Text
Add Your Text
Flip-Flop
Add Your Text
Add Your Text Add Your Text
Add Your Text
《数字电子技术基础》
第十八讲 SR锁存器
█ 或非门构成的SR锁存器工作原理
表1 或非门构成的基本RS-FF
0
的真值表（特性表）
01
SD RD
Qn Qn+1 功能
00 00
0 0 保持
11
10 0
0
10
10 1
01 0
01 1
图1 或非门构成的基 本RS-FF的逻辑图
11 0 11 1
《数字电子技术基础》
第十八讲 SR锁存器
█ 或非门构成的SR锁存器工作原理
表1 或非门构成的基本RS-FF