测试XILINXDDS软核解读

测试 Xilinx DDS 软核( dds_compiler:4.0 )
Author : RSL Date: 2015/04/30 测试一、系统时钟100M,通道数 1，输出正余弦波形数据的宽度为 16bit 、相位数据宽度 16bit （将 360 度分为 2^16 份）、相位增量 2^10 （一个周期
2^16/2^10=64 个采样点）、相位偏移量 2^15 （180 度）为固定值。

1.1 具体 dds 核参数设置步骤如下：
Step1:
Step2: Step3:
Step4:
Step5:
Step6:
Step7:
1.2 编写相关测试程序并将产生正余弦、相位数据导出来，在 matlab 中画出图形，如下图所示：
图1
从上图 1 可以看出， dds 仿真结果的正余弦波形满足正交性 且整体相位偏移 180 度，与参数设置要求的理论结果一致
值
度
幅
测试二、系统时钟 100M,通道数 1，输出正余弦波形数据的宽度为 16bit 、相位数据宽度 16bit(将 360度分为 2^16 份)，相
位增量、相位偏移量都设置为可编程的形式
(programable )。

2.1具体 dds 核参数设置步骤如下：
Step1:
Step2: Step3:
此时相位增量的值设为默认即可Step4:
Step5:
此时相位偏移量的值设为默认即可Step6:
Step7:
2.2 编写相关测试程序 ,reg_select=1 时将 data 设置为
2^15=32768（相位偏移量 180 度）； reg_select=0 时将 data 设 置为 2^10=1024（即相位增量，一个周期 2^16/2^10=64 个采样 点）。

并将产生正余弦、 相位数据导出来， 在 matlab 中画出图形， 如下图所示：
从上图 2 可以看出， dds 仿真结果的正余弦波形满足正交性 且整体相位偏移 180 度，与参数设置要求的理论结果一致。

注：此时编写相关测试程序时先对 reg_select 、 data 进行 赋值操作，之后再使能 ce 、sclr ，具体设置参数细节可参看相 关技
DDS 核仿真测试结果
4 x 10 图2
术手册。

测试三、系统时钟 100M,通道数 1，只输出正余弦波形数据的宽度为 16bit 、相位数据宽度 16bit （将 360 度分为 2^16
份），相位增量设置为流水模式、相位偏移量都设置为 0 固
定模式 , 编写相关程序产生线性调频信号。

3.1 具体 dds 核参数设置步骤如下：
Step1:
Step2:
Step3:
Step4:
Step5:
Step6:
3.2编写相关测试程序 , 让相位增量（步长）值在 2^10 — 0—
2^10-1 这个范围内周期性的变动，周期为 8192 个 100M的时钟周期，并将产生正余弦、相位数据导出来，在 matlab 中画出图形，如下图所示：
图3
从上图 3 可以看出， dds 仿真结果的余弦端口输出波形为线 性调频信号，达到了理论结果的要求。

4
DDS 核 仿真测试 结果
x 10。