基于FPGA的系统设计与应用01概述
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
从逻辑门表示转换到版图级表述 (ASIC设计)，或转换到FPGA的配 置网表文件，
● VHDL对版图级、管子级这 些较为底层的描述级别，几乎
不支持，无法直接作集成电路 底层建模。
1.5 HDL综合
从自然语言转换到Verilog HDL语 言算法表述
从算法表述转换到寄存器传输级 （Register Transport Level，RTL） 表述 从RTL级表述转换到逻辑门(包括触 发器)的表述
EDA方法
自上至下 （Top to Down)
实现载体 通用的逻辑元件 可编程逻辑器件PLD
调试方法 设计途径
硬件设计的后期 仿真和调试
硬件电路原理图
系统设计的早期 仿真和修改
多种设计文件， 以 HDL描述文件为主
实现方法
手工实现
自动实现
1.1 EDA技术及其发展
EDA技术在进入21世纪后，得到了更大的发展 ：
FPGA(Field Programmable Gate Array)
CPLD(Complex Programmable Logic Device)
2. 半定制或全定制ASIC 掩模ASIC
门阵列ASIC 标准单元ASIC
全定制芯片
3. 混合ASIC
CPU、RAM、ROM、硬件加法器、乘法器、锁相环
20世纪90年代
ASIC设计技术 EDA技术
数字电 路中由 18片 IC组成 的数字
钟
14
数字电 路中由 18片 IC组成 的数字
钟
15
单片IC（单片机）电子钟
16
单片IC（FPGA）电子钟
17
三类器件的主要性能指标比较
指标
类型
• 速度 • 集成度 • 价格 • 开发时间 • 样品仿真能力 • 制造时间 • 使用难易程度 • 库存风险 • 开发工具支持
SystemVerilog
System C
与Verilog相比，VHDL有下列 不足：
● VHDL代码较冗长，在相同 逻辑功能描述时，Verilog的代 码比VHDL少许多。 ● VHDL对数据类型匹配要求 过于严格，初学时会感到不是
很方便，编程耗时也较多；而 Verilog支持自动类型转换，初 学者容易入门。
考核办法
1．平时成绩：100分折合为总成绩的30% 2．期末成绩：100分折合为总成绩的70%； 3．考试方式：闭卷
教 材及参考书
教材
EDA技术实用教程—Verilog HDL版（第四版） 潘松 黄继业 潘明编著，科学出版社
参才书
1、Altera FPGA/CPLD设计, EDA先锋工作室等主编， 2011年， 人民邮电出版社
与硬件电路的对应关系） ③ 软件开发工具；（熟练使用，注意掌握
工具使用过程中特定方法的使用） ④ 开发系统。
其中，硬件描述语言是重点。
对于大规模可编程逻辑器件，主要是了解 其分类、基本结构、工作原理、各厂家产 品的系列、性能指标以及如何选用，而对 于各个产品的具体结构不必研究过细。
对于硬件描述语言，除了掌握基本语法规 定外，更重要的是要掌握系统的分析与建 模方法，能够将各种基本语法规定熟练地 运用于自己的设计中。
实践； 采用四个结合：边学边用相结合，边用边学
相结合，理论与实践相结合，课内与课外相 结合。
1.1 EDA技术及其发展
EDA (Electronic Design Automation)
EDA技术发展的三个阶段
20世纪70年代
MOS工艺 CAD概念
20世纪80年代
CMOS时代 出现 FPGA
1.3 硬件描述语言Verilog HDL
VHDL Verilog HDL SystemVerilog System C
1.4 其他常用HDL
VHDL
与Verilog相比，VHDL有下 列优势： ● 语法比Verilog严谨，通过 EDA工具自动语法检查，易 排除许多设计中的疏忽。 ● 有很好的行为级描述能力 和一定的系统级描述能力， 而Verilog建模时，行为与系 统级抽象及相关描述能力不 及VHDL。
对于软件开发工具，应熟练掌握从源程序 的编辑、逻辑综合、逻辑适配以及各种仿 真、硬件验证各步骤的使用。
对于开发系统，主要能够根据自己所拥有 的设备，熟练地进行硬件验证或变通地进 行硬件验证。
如何学
抓住一个重点：Verilog HDL的编程； 掌握两个工具：FPGA开发软件和EDA开发系
统的使用； 运用三种手段：案例分析、应用设计、上机
2、深入浅出玩转FPGA， 吴厚航编著，2010 年，北 京航空航天出版社
3、FPGA/ASIC高性能数字系统设计，李洪革编著， 2Hale Waihona Puke Baidu11年，电子工业出版社
4、零基础学习FPGA基于Altera FPGA器件&Verilog HDL 语言，机械工业出版社，2010年
为什么学
学什么
主要应学习如下四个方面的内容： ① 大规模可编程逻辑器件； ② 硬件描述语言；（熟练使用，注意语言
电子设计成果 自主知识产权 仿真和设计 EDA软件不断推出 电子技术全方位纳入EDA领域 传统设计建模理念发生重大变化 EDA使得电子领域各学科的界限更加模糊 更加互为包容 更大规模的FPGA和CPLD器件的不断推出 EDA工具 ASIC设计 涵盖大规模电子系统及复杂IP核模块 软硬件IP核在电子行业广泛应用 IP－Intellectual Property SoC高效低成本设计技术的成熟 硬件描述语言出现（如System C） 设计和验证趋于简单
•标准逻辑 器件
•很好 •差
•便宜 •短 •差 •短
•容易 •较小 •较差
•微控制 器
•较好 •较好 •一般 •不长 •较好 •较短 •不难 •较小 •很好
•专用集成ASIC
•一般 •很好 •较贵 •较长 •一般
•长 •较难 •较大 •很好
③ 传统方法与EDA方法比较
设计方法
传统方法
自下至上 （Bottom to Up)
1.2 EDA技术实现目标
目标：是完成专用集成电路ASIC的设计和实现
数字ASIC
EDA技术 ASIC设计
FPGA/CPLD 混合
可编程ASIC ASIC
设计
设计
门阵列（MPGA） 标准单元（CBIC） 全定制（ASIC）
ASIC设计
图1-1 EDA技术实现目标
1.2 EDA技术实现目标
1. 超大规模可编程逻辑器件
● VHDL对版图级、管子级这 些较为底层的描述级别，几乎
不支持，无法直接作集成电路 底层建模。
1.5 HDL综合
从自然语言转换到Verilog HDL语 言算法表述
从算法表述转换到寄存器传输级 （Register Transport Level，RTL） 表述 从RTL级表述转换到逻辑门(包括触 发器)的表述
EDA方法
自上至下 （Top to Down)
实现载体 通用的逻辑元件 可编程逻辑器件PLD
调试方法 设计途径
硬件设计的后期 仿真和调试
硬件电路原理图
系统设计的早期 仿真和修改
多种设计文件， 以 HDL描述文件为主
实现方法
手工实现
自动实现
1.1 EDA技术及其发展
EDA技术在进入21世纪后，得到了更大的发展 ：
FPGA(Field Programmable Gate Array)
CPLD(Complex Programmable Logic Device)
2. 半定制或全定制ASIC 掩模ASIC
门阵列ASIC 标准单元ASIC
全定制芯片
3. 混合ASIC
CPU、RAM、ROM、硬件加法器、乘法器、锁相环
20世纪90年代
ASIC设计技术 EDA技术
数字电 路中由 18片 IC组成 的数字
钟
14
数字电 路中由 18片 IC组成 的数字
钟
15
单片IC（单片机）电子钟
16
单片IC（FPGA）电子钟
17
三类器件的主要性能指标比较
指标
类型
• 速度 • 集成度 • 价格 • 开发时间 • 样品仿真能力 • 制造时间 • 使用难易程度 • 库存风险 • 开发工具支持
SystemVerilog
System C
与Verilog相比，VHDL有下列 不足：
● VHDL代码较冗长，在相同 逻辑功能描述时，Verilog的代 码比VHDL少许多。 ● VHDL对数据类型匹配要求 过于严格，初学时会感到不是
很方便，编程耗时也较多；而 Verilog支持自动类型转换，初 学者容易入门。
考核办法
1．平时成绩：100分折合为总成绩的30% 2．期末成绩：100分折合为总成绩的70%； 3．考试方式：闭卷
教 材及参考书
教材
EDA技术实用教程—Verilog HDL版（第四版） 潘松 黄继业 潘明编著，科学出版社
参才书
1、Altera FPGA/CPLD设计, EDA先锋工作室等主编， 2011年， 人民邮电出版社
与硬件电路的对应关系） ③ 软件开发工具；（熟练使用，注意掌握
工具使用过程中特定方法的使用） ④ 开发系统。
其中，硬件描述语言是重点。
对于大规模可编程逻辑器件，主要是了解 其分类、基本结构、工作原理、各厂家产 品的系列、性能指标以及如何选用，而对 于各个产品的具体结构不必研究过细。
对于硬件描述语言，除了掌握基本语法规 定外，更重要的是要掌握系统的分析与建 模方法，能够将各种基本语法规定熟练地 运用于自己的设计中。
实践； 采用四个结合：边学边用相结合，边用边学
相结合，理论与实践相结合，课内与课外相 结合。
1.1 EDA技术及其发展
EDA (Electronic Design Automation)
EDA技术发展的三个阶段
20世纪70年代
MOS工艺 CAD概念
20世纪80年代
CMOS时代 出现 FPGA
1.3 硬件描述语言Verilog HDL
VHDL Verilog HDL SystemVerilog System C
1.4 其他常用HDL
VHDL
与Verilog相比，VHDL有下 列优势： ● 语法比Verilog严谨，通过 EDA工具自动语法检查，易 排除许多设计中的疏忽。 ● 有很好的行为级描述能力 和一定的系统级描述能力， 而Verilog建模时，行为与系 统级抽象及相关描述能力不 及VHDL。
对于软件开发工具，应熟练掌握从源程序 的编辑、逻辑综合、逻辑适配以及各种仿 真、硬件验证各步骤的使用。
对于开发系统，主要能够根据自己所拥有 的设备，熟练地进行硬件验证或变通地进 行硬件验证。
如何学
抓住一个重点：Verilog HDL的编程； 掌握两个工具：FPGA开发软件和EDA开发系
统的使用； 运用三种手段：案例分析、应用设计、上机
2、深入浅出玩转FPGA， 吴厚航编著，2010 年，北 京航空航天出版社
3、FPGA/ASIC高性能数字系统设计，李洪革编著， 2Hale Waihona Puke Baidu11年，电子工业出版社
4、零基础学习FPGA基于Altera FPGA器件&Verilog HDL 语言，机械工业出版社，2010年
为什么学
学什么
主要应学习如下四个方面的内容： ① 大规模可编程逻辑器件； ② 硬件描述语言；（熟练使用，注意语言
电子设计成果 自主知识产权 仿真和设计 EDA软件不断推出 电子技术全方位纳入EDA领域 传统设计建模理念发生重大变化 EDA使得电子领域各学科的界限更加模糊 更加互为包容 更大规模的FPGA和CPLD器件的不断推出 EDA工具 ASIC设计 涵盖大规模电子系统及复杂IP核模块 软硬件IP核在电子行业广泛应用 IP－Intellectual Property SoC高效低成本设计技术的成熟 硬件描述语言出现（如System C） 设计和验证趋于简单
•标准逻辑 器件
•很好 •差
•便宜 •短 •差 •短
•容易 •较小 •较差
•微控制 器
•较好 •较好 •一般 •不长 •较好 •较短 •不难 •较小 •很好
•专用集成ASIC
•一般 •很好 •较贵 •较长 •一般
•长 •较难 •较大 •很好
③ 传统方法与EDA方法比较
设计方法
传统方法
自下至上 （Bottom to Up)
1.2 EDA技术实现目标
目标：是完成专用集成电路ASIC的设计和实现
数字ASIC
EDA技术 ASIC设计
FPGA/CPLD 混合
可编程ASIC ASIC
设计
设计
门阵列（MPGA） 标准单元（CBIC） 全定制（ASIC）
ASIC设计
图1-1 EDA技术实现目标
1.2 EDA技术实现目标
1. 超大规模可编程逻辑器件