湖北大学数电实验三、用触发器和必要的门电路设计一个6进制计数器
六进制同步加法计数器(无效状态为010,100)课程设计
001011101××××××110000111六进制同步加法计数器（无效状态为010，100）3.1 目的和意义通过课程设计锻炼动手能力和思维能力检测实际操作能力以及所学知识。
增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
3.2 设计要求及分析3.2.1 要求：设计一个六进制同步加法计数器（无效状态为010，100）3.2.2 设计总框图：六进制同步加法计数器8421 BCD 码CP输入加法计数器脉冲.3 设计过程3.3.1 状态图000 001 011 101 110 1113.3.2 选择触发器、求时钟方程、和状态方程1、 选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿出发的边沿JK 触发器。
2、 求时钟方程CP 0=CP 1=CP 2==CP3、 卡诺图 Q n 1Q n 0Q n 2 00 01 11 101Q 2n+1卡诺图为：001××11010××11111××1Q n 1Q n 0Q n 2 00 01 11 100 1Q 1n+1卡诺图为：Q n 1Q n 0Q n 2 00 01 11 100 1Q 0n+1 卡诺图为：Q n 1Q n 0Q n 2 00 01 11 100 14、 状态方程：Q 2n+1=Q n 2 Q n 1 +(Q n 0+Q n 1)Q n 2Q 1n+1= Q n 0Q n 1+ Q n 0Q n 1Q 0n+1 = Q n 0 + Q n 2Q n 15、 驱动方程为：J 2= Q n 1 K 2= Q n 1Q n 0J 1= Q n 0 K1= Q n 0J 0 =1 K 0= Q n 2.3 逻辑接线图3.4 电路原理图3.5实验仪器74LS112芯片2块，74LS08芯片1块，开关导线若干.6 实验结论（分析实验中出现的故障及产生的原因）实验正常，每个芯片运行正常。
数电课设——六进制同步加法计数器(无效状态为000_101)数电课设
一、六进制同步加法计数器(无效状态为010 100)二、基于74163芯片仿真设计157进制加法计数器一：1.1 课程设计的目的和要求1.1.1 课程设计的目的1 学会使用数字电子实验平台2 熟悉各个芯片和电路的接法3 熟练掌握设计触发器的算法4 懂得基本数字电子电路的功能，会分析，会设计1.1.2 课程设计的要求1 六进制同步加法计数器（无效状态为000 101）。
2 实验用两片74LS112，一片74LS00,一片74LS08芯片完成。
1.1.3 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
1.2 设计过程 1.2.1 状态图000 001 011 101 110 111图1.2.1 状态图1.2.2 卡诺图00 01 11 10000 010 100 xxx xxx 101 001 111输出卡诺图00 01 11 10 1 0 0 x x 10 1Q 2n次态卡诺图00 01 11 10 11 0 x x 011Q n次态卡诺图00 01 11 10 0 1 1 x x 01Q n次态卡诺图0 Q 1nQ 0nQ 2n Q 1nQ 0n Q 2n1Q 1nQ 0n Q 2n0 1Q 1nQ 0n Q 2n 0111.2.3 驱动方程和状态方程：状态方程：Q2n+1= Q2n Q1n Q0n+ Q2n Q0nQ1n+1= Q1n+ Q0n Q1nQ0n+1=Q1n Q0n+ Q2n Q1n Q0n驱动方程：J2=Q1n Q0n K2=Q0nJ1= 1 K1=Q0nJ0=Q1n K0= Q2n Q1n1.3设计电路图设计电路实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。
六进制同步加减法计数器课设报告
课程设计任务书目录1 数字电子设计部分 (1)2 模拟电子设计部分 (8)2.1 课程设计的目的与作用................................ 错误!未定义书签。
2.1.1课程设计....................................... 错误!未定义书签。
2.2 设计任务、及所用multisim软件环境介绍............... 错误!未定义书签。
2.3 电路模型的建立...................................... 错误!未定义书签。
2.4 理论分析及计算...................................... 错误!未定义书签。
2.5 仿真结果分析........................................ 错误!未定义书签。
2.6 设计总结和体会...................................... 错误!未定义书签。
2.7 参考文献............................................ 错误!未定义书签。
正文（宋体，小四）1 数字电子设计部分题目一 三进制二进制同步减法计数器的设计（无效态001，010）一．课程设计的目的1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
二．设计的总体框图Y三。
设计过程1.状态图000 111 110 101 100 0112.时序图/0 /0 /0 /0/0/1CPQ2nQ1nQ0n3.触发器名称：选用三个CP下降沿触发的边沿JK触发器74LS1124.状态方程.驱动方程.时钟方程时钟方程:CP=CP0=CP1=CP2Q n1Q0nQ2n00 01 11 100 111XXX000XXX1 011100110 101Q1n Q0nQ2n00 01 11 100 1 X 0 X1 0 1 1 1Q2n+1的卡诺图Q1n+1的卡诺图n+1的卡诺图Q由卡诺图得出的状态方程Q2n+1=Q2n Q1n+ Q2n（Q0n +Q1n）Q1n+1=Q0Q1n+ Q1n Q0n Q2nQ0n+1= Q0n 由卡诺图得出的驱动方程:J0=1 J1= Q0n J2=Q1nK0=1k1=Q0n Q2n K2=Q1n Q0n检查能否自启动：010110001（有效状态）可以自启动四.设计的逻辑电路图题目二 序列信号发生器的设计（检测序列为100111）一、 课程设计的目的1、了解序列信号发生器的工作原理和逻辑功能2、掌握序列信号发生器电路的分析，设计方法及应用。
数电计数器实验报告
数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。
实验原理：计数器是一种能够实现数字计数功能的电子元件。
主要由触发器、逻辑门和时钟信号组成。
触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。
2. 将555定时器连接到电路中，并设置合适的时钟频率。
3. 将LED灯连接到电路中，用于显示计数结果。
4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。
5. 可以尝试改变定时器的频率，观察LED灯的计数速度。
实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。
可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。
实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。
2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。
实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。
2. LED灯未亮起：检查电路连接，确保连接正确无误。
3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。
实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。
2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。
3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。
设计进制计数器数电课程设计
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418刘科20用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)计数器设计目的 (1)计数器设计组成 (1)第2章六十进制计数器设计描述 (2)74LS161的功能 (2)方案框架 (3)第3章六十进制计数器的设计与仿真 (4)基本电路分析设计 (4)计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。
六进制加法计数器课程设计报告总结报告
3、《数字电子技术》董传岱 于云华主编 中国石油大学出版社
4、《数字电子技术基础》阎石主编高等教育出版社
5、《电子电工技能训练》熊幸明主编北京电子工业出版社
（4）动态灭零功能（LT=1，RBI=1）
此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。
五、操作过程与操作结果
其内部结构如图所示：
74LS48
7段显示译码器74LS48是输出高电平有效的译码器
74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。
方案的可行性论证：
按照实验原理图连接电路，接入电源及适合频率的CP脉冲，先将显像管清零，再相应的将接线接上高或低电平，若最终数码管以相同的周期分别从0到5输出，则该方案可行有效。
三、电路设计与参数计算
1、单元电路设计和参数计算
状态编码
按照习惯，我们取二进制的（000～101）为S0～S5的编码，于是得到下表的状态编码表（表1）
工作后加以适当脉冲，示数有所波动，但并不是依次从0至5显示，其中74LS48集成块发热，说明与之有关的线路有问题。排查调整线路后，集成块不再发热，示数正常显示。
七、性能测试与分析
测试、记录、整理与结果分析。（要围绕设计要求中的各项指标进行）
数字电子技术课程设计--六进制同步加法计数器
数字电子技术课程设计--六进制同步加法计数器课程设计任务书目录1.课程设计的目的和作用 (1)2.设计任务、及所用multisim软件环境介绍 (1)2.1设计任务： (1)2.1.1六进制同步加法计数器（无效状态：000,011） (1)2.1.2串行序列检测器（检测序列：0011） (2)2.2软件介绍 (2)3.电路模型的建立 (3)3.1六进制同步加法计数器（无效状态：000,011） (3)3.1.1结构示意图和状态图 (3)3.1.2选择触发器，求时钟方程和状态方程 (3)3.1.3驱动方程 (4)3.1.4设计逻辑电路图 (5)3.1.5仿真结果分析 (6)3.1.6检查电路能否自启动 (6)3.2串行序列检测器（检测序列：0011） .. 63.2.1结构示意图和状态图 (6)3.1.2选择触发器，求时钟方程和状态方程 (7)3.2.3驱动方程 (9)3.2.4设计逻辑电路图 (9)3.2.5仿真结果分析 (10)4.设计总结和体会 (10)5.参考文献 (11)1.课程设计的目的和作用(1)掌握数字电路的一般设计方法，具备初步的电路设计能力，初步掌握电子电路的计算机辅助设计，仿真方法。
(2)学会借助各种信息资源，查阅所需资料。
(3)熟悉常用电子器件的类型和特性并会合理选用。
初步掌握普通电子电路的安装，布线，调试等基本技能。
(4)提高综合运用所学的理论知识去独立分析和解决问题的能力。
进一步熟悉电子仪器的正确使用方法。
培养严谨，认真的科学态度和踏实细致的的工作作风。
2.设计任务、及所用multisim软件环境介绍2.1设计任务：2.1.1六进制同步加法计数器（无效状态：000,011）计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
同步递增六进制计数器d触发器 -回复
同步递增六进制计数器d触发器-回复一、引言（100字）在数字电路中，计数器是一种常见的电子元件，用于计量和记录输入脉冲的数量。
六进制计数器是一种特殊的计数器，其计数范围为0-5，通过D 触发器和同步递增方式实现计数。
本文将详细介绍六进制计数器的工作原理、设计步骤和应用场景，以帮助读者更好地理解和应用该计数器。
二、六进制计数器的工作原理（200字）六进制计数器由若干个D触发器和逻辑门构成。
D触发器是一种基本的存储元件，通过时钟信号的作用，在每个时钟脉冲到来时将输入数据存储到输出端。
六进制计数器采用同步递增的方式，即在每个时钟脉冲到来时，将当前计数值加1，并将结果作为触发器的输入信号。
同时，通过逻辑门的控制，实现了六进制计数器的循环。
三、六进制计数器的设计步骤（600字）1. 确定计数范围：确定计数器的范围非常重要。
六进制计数器的范围为0-5，因此需要确定所需的D触发器数量。
通常情况下，每个触发器可以存储一位二进制数，因此需要至少3个D触发器来实现六进制计数器。
2. 确定逻辑门的类型：根据设计需求和计数器规模，确定所需逻辑门的类型。
常用的逻辑门有与门、或门和非门，可以根据实际需要选择适合的逻辑门。
3. 构建触发器和逻辑门的电路图：根据确定的计数器范围和所需逻辑门的类型，绘制触发器和逻辑门的电路图。
按照数据流的方向连接各个触发器，并使用逻辑门实现计数器的循环。
4. 配置触发器输入：配置D触发器的输入，使其按照所需的计数规则进行计数。
根据六进制计数器的规则，D触发器的输入应该依次为011、100、101、110、111、000。
通过设置输入端的开关状态或信号控制，实现对六进制计数器的控制。
5. 确定时钟信号：通过时钟信号来控制六进制计数器的计数过程。
时钟信号的频率和稳定性对计数器的精度和稳定性有重要影响，需要根据实际需要确定合适的时钟信号。
6. 搭建实验电路和进行测试：根据电路图连接实验电路，并使用示波器等工具进行测试。
数电模电课程设计--六进制同步加法计数器
数电模电课程设计--六进制同步加法计数器目录1 数字电子设计部分......................................... 错误!未定义书签。
1.1六进制同步加法计数器1.1.1课程设计的目的1.1.2设计的总体框图1.1.3设计过程1.1.4设计的逻辑电路图1.1.5设计的电路原理图1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.2串型数据检测器1.2.1课程设计的目的1.2.2设计的总体框图1.2.3设计过程1.2.4设计的逻辑电路图1.2.5设计的电路原理图1.2.6实验仪器1.2.7实验结论（分析实验中出现的故障及产生的原因）1.3参考文献2 模拟电子设计部分......................................... 错误!未定义书签。
2.1 课程设计的目的与作用............................. 错误!未定义书签。
2.1.1课程设计 ................................ 错误!未定义书签。
2.2 设计任务、及所用multisim软件环境介绍............ 错误!未定义书签。
2.3 电路模型的建立................................... 错误!未定义书签。
2.4 理论分析及计算................................... 错误!未定义书签。
2.5 仿真结果分析..................................... 错误!未定义书签。
2.6 设计总结和体会................................... 错误!未定义书签。
2.7 参考文献......................................... 错误!未定义书签。
六进制计数器
六进制计数器一．目的和意义：意义：通过课程设计锻炼动手能力和思维能力。
培养自学能力和阅读理解力。
目的：增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
二．设计要求及分析：1 要求：设计一个六进制计数器2 分析可知：1）输入必需是二进制数。
2）用555定时器来产生1HZ的信号脉冲，作为CP的输入信号。
3）通过48译码器把从芯片74LS161过来的信号转化为七段数码管的显示。
4）使数码管从0—5循环显示。
三．方案的可行性论证。
四．工作原理：1．用555定时器产生1HZ的脉冲信号作为CP的输入。
1）555定时器的介绍555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。
因而在定时、检测、控制、报警等方面都有广泛的应用。
典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。
下面以CMOS产品CC7555为例进行分析。
555定时器的电路内部结构及工作原理图中为CC7555定时器内部结构的简化原理图。
它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。
R为触发器的直接复位端。
定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。
当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。
当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。
当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。
当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。
数电课程设计(60进制计数器设计)
目录摘要： (2)1设计题目 (2)1.1设计要求 (2)2题目分析 (2)3设计思路与原理 (3)3.1 LED简介 (3)3.2 芯片74290及六十进制计数器的设计 (4)3.3 三十九进制计数器 (6)4电路图的仿真 (7)4.1六十进制计数器的仿真 (7)4.2三十九进制计数器的仿真 (8)5仪器列表 (9)6心得体会 (9)7参考文献 (10)摘要：要获得N进制计数器，常用的方法有两种：一是用时钟触发器和门电路来设计：二是用集成计数器来构成。
当要得到一些进制数大的计数器时，用时钟触发器和门电路来实现就显的很复杂。
我们就可以用集成计数器来构成，当然集成计数器是厂家已定型的产品，其函数关系已被固化在芯片中，状态分配以及编码我们自己是不可以更改的，而且多为纯自然态序编码，因而利用清零端或置数控制端，让电路跳过某些状态而获得N进制的计数器。
1设计题目60进制计数器的设计1.1设计要求（1）要求学生掌握74系列的芯片和LED的原理和使用方法。
（2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。
1.2设计任务（1）完成一个60进制的计数器。
（2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。
59显示后，又从00重新开始计数。
2题目分析要实现60进制的计数器，单用一片计数器无法实现，我们可以利用级联方式获得大容量的N进制计数器，60进制的计数器就可以由六进制和十进制计数器级联起来构成。
CP 3设计思路与原理 3.1 LED 简介LED 是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。
七段发光管分别称为a 、b 、c 、d 、e 、f ，g ，构成字型“8”，如图（a ）所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。
不加电压则变暗，为了保护各段LED 不被损坏，需外加限流电阻。
信号源 计数器数码显示器十进制计数器（个位）六进制计数器（十位）其真值表如下。
1-数字电子设计部分六进制同步减法计数器
图1.2.6实际电路图
1.2.6实验仪器
(3)数字原理实验系统一台
(4)集成电路芯片：74LS112二片 74LS08一片74LS00一片
1.2.7实验结论
经过实验可知，满足时序图的变化，产生101110的序列。
1.3四位二进制同步加法计数器（0010）
题目二四位二进制同步加法计数器（0010）
0
1
图1.3.5Q0n+1的卡诺图
由卡诺图得出状态方程为：
=
=
=
= +
（5）驱动方程：
= = = =1
= = = =
1.3
图1.3.5逻辑电路图
1.3
图1.3.6实际电路图
1.3
(5)数字原理实验系统一台
(6)集成电路芯片：74LS112二片 74LS08一片74LS10一片74LS11一片
1.3
经过实验可知，满足时序图的变化，产生0000→0001→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111的序列。
1.
1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK触发器。
1.
CP Y
1.
（1）状态图：
0000→0001→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111
（2）选择的触发器名称:
10
0
1
0
×
×
1
0
0
1
0
图1.2.3Q1n+1的卡诺图
六进制加法计数器课程设计报告总结报告
（3）灯测试功能（LT = 0）
此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。
工作后加以适当脉冲，示数有所波动，但并不是依次从0至5显示，其中74LS48集成块发热，说明与之有关的线路有问题。排查调整线路后，集成块不再发热，示数正常显示。
七、性能测试与分析
测试、记录、整理与结果分析。（要围绕设计要求中的各项指标进行）
八、结论与心得
九、参考文献
1、《电子技术基础（数字部分）》康华光主编高等教育出版社
由7448真值表可获知7448所具有的逻辑功能：
（1）7段译码功能（LT=1，RBI=1）
在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。
2、《电子线路设计.实验.测试（第三版）》谢自美主编华中科技大学出版社
3、《数字电子技术》董传岱 于云华主编 中国石油大学出版社
4、《数字电子技术基础》阎石主编高等教育出版社
5、《电子电工技能训练》熊幸明主编北京电子工业出版社
其内部结构如图所示：
74LS48
7段显示译码器74LS48是输出高电平有效的译码器
74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。
六进制计数器[整理版]
![六进制计数器[整理版]](https://img.taocdn.com/s3/m/89722560f56527d3240c844769eae009581ba2e5.png)
六进制计数器一．目的和意义：意义：通过课程设计锻炼动手能力和思维能力。
培养自学能力和阅读理解力。
目的：增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
二．设计要求及分析：1 要求：设计一个六进制计数器2 分析可知：1）输入必需是二进制数。
2）用555定时器来产生1HZ的信号脉冲，作为CP的输入信号。
3）通过48译码器把从芯片74LS161过来的信号转化为七段数码管的显示。
4）使数码管从0—5循环显示。
三．方案的可行性论证。
四．工作原理：1．用555定时器产生1HZ的脉冲信号作为CP的输入。
1）555定时器的介绍555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。
因而在定时、检测、控制、报警等方面都有广泛的应用。
典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。
下面以CMOS产品CC7555为例进行分析。
555定时器的电路内部结构及工作原理图中为CC7555定时器内部结构的简化原理图。
它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。
R为触发器的直接复位端。
定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。
当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。
当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。
当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。
当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。
六位脉冲计数器的设计实训总结
六位脉冲计数器的设计实训总结六位脉冲计数器的设计实训总结六位脉冲计数器是最简单的二进制计数器。
它由一系列两端并联、输出有规律变化的信号构成，用作计数。
但这种计数器是串行工作方式，因此，每次只能计数一个整数。
可以把它看作由计数器中两个二进制数字按一定顺序轮流进入和退出来完成的。
计数的过程为：首先输入一个整数，计数器内有一个“进位”寄存器，使计数器每进位一次，就加1。
如果需要进位到下一位，则将这一位的低4位“存储”起来，等待新输入的整数，再送回到计数器去。
利用三个触发器，可产生0～9这10个不同的正弦波。
对于N=2的计数器，3个二进制信号表示十进制数的范围是[-100，110]。
若输入值小于计数器满量程的5%，那么加法计数就会溢出；大于5%而小于10%，则进位记忆器被占用，不影响进位功能，可连续进位到下一位。
当进位记忆器被占用时，需人工清零或手动置零后才能重新开始计数，且进位记忆器的占用周期是以秒计的。
这样便于提高计数速度。
本文通过对六位计数器模块的设计，掌握了所学知识，锻炼了我们自己查找资料解决问题的能力。
其间遇到很多问题，虽然比较麻烦，但我们还是迎刃而上，经过努力还是都克服了。
其间也碰到几次难题，但终究被我们解决了！总之，我受益匪浅。
现做设计报告如下：六位计数器框图如下：通过设计这些代码及框图来研究如何增加计数功能的！这样便引出了计数方案设计，又是一番辛苦的劳动啊!利用计算机进行数据处理时，我常常在文件夹下创建一个新的文件名为“ ZRBOMEN. hex”，然后在“ DATABASE”中添加，把相应的数据放到里面即可。
我想，在今后学习过程中，应该不断积累经验，培养解决实际问题的能力。
这项课程设计让我明白了：原来课堂上老师讲得例题都是为了让我们更好地掌握课本的知识点的，但课本上没有直接给出具体设计方案，所以很难有理论与实践的统一性，尤其是当问题超出教材范畴时，感觉真有些束手无策呢！但通过课程设计，却帮助我加深了对课本知识的认识，巩固了已学的知识，熟悉了计算机语言编写和调试的基本思路和方法。
(完整word版)数电课设6进制计数器
2.2。1课程设计的目的
1、了解串行序列发生器的工作原理和逻辑功能
2、掌握串行序列发生器电路的分析,设计方法及应用。
3、学会正确使用JK触发器。
2.2。2设计
输入脉冲 cp串行序列发生器
串行序列输出
图2.1实验设计总框图
0
111 110 100 101 001 000
图2。9 74LS161芯片
输入
输出
CP
D
CO
0
X
X
X
X
X
X
X
X
0
0
0
0
0
1
0
X
X
1
1
1
1
X
X
X
X
计数
1
1
0
X
X
X
X
X
X
保持
1
1
X
0
X
X
X
X
X
保持
0
图3。0 74161状态表
图1.9逻辑连接图
图2。0 实验仿真结果
2.1.7 实验仪器
（1）数字原理实验系统一台
（2）集成电路芯片 74LS08两片.74LS112三片
2.1.8实验结论
经过实验可知，满足时序图的变化，且可以进行自启动。实验中的碰到的小问题告诉我们,学习和理解理论知识会使实验设计更合理。设计要尽可能简单明了且能说明问题,实验前应确保芯片可以正常使用,检查导线好坏，避免导线内部断裂造成实验失败。实验过程中所用芯片引脚较多，要细心认真。
Qn1Q0n
Q2n
00
01
11
设计一个六进制的计数器
设计一个六进制的计数器，需要( )个状态变量。
<答案>4填空题 0.5 2 1在同步时序电路中，如果状态A和状态B等效，状态A和状态C也等效，则状态B和状态C( )<答案>等效填空题 0.3 1 1Mealy型同步时序电路的输出是( ) 和( ) 的函数<答案>输入现态填空题 0.4 1 2时序逻辑电路的特点是( )<答案>具有记忆功能填空题 0.4 2 1时序逻辑电路由( ) 和( )组成<答案>组合电路存储(记忆)部件填空题 0.4 2 2在同一时刻,一个触发器只有两个状态（）<答案>F判断题 0.2 1 0请举例说明“多数表决电路”为什么是一个组合逻辑电路？<答案>以3变量输入电路为例F（A，B，C）= ∑m(3,5,6,7)=AB+AC+BC =AB + AC + BC该电路用4个与非门即可完成，无反馈回路。
由此可以说明“多数表决电路”是一个组合逻辑电路。
分析题 0.4 8 0“计数器”是组合逻辑电路还是时序逻辑电路，举例说明为什么？<答案>A填空题 0.4 2 1在时钟控制触发器中，置位、复位信号、时钟脉冲信号和激励信号各有何作用？<答案>A填空题 0.4 2 1电路的“空翻”是由于触发器所能表示的状态数（）电路所需状态数。
<答案>A填空题 0.4 2 1设计一个六进制同步计数器，至少需要个状态变量。
<答案>A填空题 0.4 2 1一个四选一数据选择器一共有四个输入端和一个输出端。
…………（）<答案>A判断题 0.2 1 0JK触发器在CP脉冲作用下，欲使Q（n+1）=Q n，则输入信号应为（）。
①J=K=1 ②J=Q，K=Q ③J=Q，K=Q ④J=Q，K=1<答案>A选择题 0.4 2 4电路“挂起”是由于触发器所能表示的状态数大于电路所需状态数。
数字电路实验指导(初稿)
数字电路实验指导（初稿）咸宁学院计算机学院目录第一部分实验基础知识 (3)一.实验的基本过程 (3)二.实验中操作规范和常见故障检查方法 (4)三、TDS-4型数字系统综合实验平台简介 (6)第二部分实验 (8)实验一门电路逻辑功能与测试 (8)实验二译码器和数据选择器及其应用 (14)实验三编码器实验 (18)实验四全加器及其应用 (22)实验五组合逻辑电路设计 (25)实验六触发器逻辑功能及测试 (29)实验七计数器的测试及应用 (32)实验八移位寄存器实验 (35)实验九综合数字电路设计实验 (38)第一部分实验基础知识随着科学技术的发展，数字电子技术在各个科学领域中都得到了广泛的应用，它是一门实践性很强的技术基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。
因此，需要配有一定数量的实验，才能掌握这门课程的基本内容，熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力，树立科学的工作作风。
一.实验的基本过程实验的基本过程，应包括：确定实验内容、选定最佳的实验方法和实验线路、拟出较好的实验步骤、合理选择仪器设备和元器件、进行连接安装和调试、最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成器件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习、实验记录和实验报告等环节。
（一）实验预习认真预习是做好实验的关键。
预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果。
预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1.绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。