计算机组成原理 第四章
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理完整第4章PPT课件
21
精选课件
2021/6/9
4.3 指令和数据的寻址方式
在存储器中，操作数或指令字写入或读出的方式， 有地址指定方式、相联存储方式和堆栈存取方式。
当采用地址指定方式时，寻找指令或操作数有效 地址的方式 指令寻址
顺序寻址 跳跃寻址
操作数寻址
PC存放下一条指令的地址
23
精选课件
2021/6/9
跳跃寻址
目标地址－＞PC
当程序中出现分支或循环时，就会改变程序的执 行顺序。此时对指令寻址就要采取跳跃寻址方式。
所谓跳跃，就是指下条指令的地址不是通过程序 计数器PC当前值获得的，而是由指令本身给出。
跳跃的处理方式是重新修改PC的内容。然后进入 取指令阶段。
11
精选课件
2021/6/9
4.2.2 地址码(AC)
(3)二地址指令 (A1) OP (A2) -> A1
(4)三地址指令 (A1) OP (A2) -> A3
A1为被操作数地址，也称源操作数地址； A2为操作数地址，也称终点操作数地址； A3为存放结果的地址。 A1，A2，A3可以是内存中的单元地址，也可以是运算器
n=2L 定长指令、变长指令（固定位数和可变位数）
9
精选课件
2021/6/9
4.2.2 地址码(AC)
地址码通常指定参与操作的操作数的地址或操作数本身 地址码包括被操作数，操作数，操作结果
三地址格式 操作码
二地址格式 操作码
一地址格式 零地址格式
操作码 操作码
Ａ1
Ａ2
Ａ3
Ａ1
Ａ2
Ａ1
10
精选课件
计算机组成原理第四章部分课后题答案（唐朔飞版）
计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。
这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。
按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。
其特性是⼀旦储存资料就⽆法再将之改变或删除。
通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。
计算机组成原理-第4章_指令系统
7. 段寻址方式(Segment Addressing)
方法：E由段寄存器的内容加上段内偏移地址而形成。
应用：微型机采用段寻址方式，20位物理地址为16位 段地址左移四位加上16位偏移量。
分类：① 段内直接寻址； ② 段内间接寻址； ③ 段间直接寻址； ④ 段间间接寻址；
9 堆栈寻址方式
堆栈：是一组能存入和取出数据的暂时存储单元。
*** 指令字长度
概念 指令字长度（一个指令字包含二进制代码的位数） 机器字长：计算机能直接处理的二进制数据的位数。 单字长指令 半字长指令 双字长指令
多字长指令的优缺点
优点提供足够的地址位来解决访问内存任何单元的寻址问题 ； 缺点必须两次或多次访问内存以取出一整条指令，降低了CPU的运 算速度，又占用了更多的存储空间。
*** 指令系统的发展与性能要求
*** 指令系统的发展
指令：即机器指令，要计算机执行某种操作的命令。
指令划分：微指令、机器指令和宏指令。
简单
复杂
指令系统：一台计算机中所有指令的集合；是表征
计算机性能的重要因素。
系列计算机：基本指令系统相同、基本体系结构相同 的一系列计算机。
*** 对指令系统性能的要求
（2）立即数只能作为源操作数，立即寻址主要用来给寄存 器或存储器赋初值。以A～F开头的数字出现在指令中时，前 面要加0。
（3）速度快（操作数直接在指令中，不需要运行总线周期）
（4）立即数作为指令操作码的一部分与操作码一起放在代 码段区域中。
（5）指令的长度（翻译成机器语言后）较长，灵活性较差。
【例】MOV AX， 10H 执行后（AX）=？ 其中：这是一条字操作指令，源操作数为立即寻址 方式，立即数为0010H，存放在指令的下两个单元。
计算机组成原理 第四章 微体系结构
一个短序列的微指令（对应一条机器指令）可 能位于CM的任何位置，而且不一定连续，但通过 NEXT-ADDRESS可以连续执行。 3.主循环微程序 主循环的起点是标号为Main1的行，一条微指令， 完成功能： PC+1，指向操作码之后的第一个字节（下一条 指令OP或本条指令的第二个字节） Fetch，取下一条指令OP或本条指令的第二个字节 Goto(MBR)，Main1开始处的MBR指向的地址，因
MDR=SP+MDR H=H-MDR SP=MDR=SP+1 MAR=SP;rd MDR=H goto label (goto Main1) TOS=TOS Z=TOS if(Z) goto L1;else goto L2 Z=TOS;if(Z) goto L1;else goto L2 goto (MBR OR value) goto(MBR)
2）微指令格式 主要包括两部分 微操作码字段，又称为操作控制（控制命令） 字段，提供机器指令的一个执行步骤所需的微命令， 以控制各部件执行该步骤的操作。 微地址码字段，又称为顺序控制（下地址）字 段，用于指定后继微指令地址的形成方式，控制微 程序的自动连续执行（微程序设计的难点）
操作控制字段 顺序控制字段
4.1.2 微指令
Addr—下一条可能执行的微指令地址。 JAM—决定如何选择下一条微指令。 ALU—ALU和移位器的操作。 C—选择C总线的数据将要写入的寄存器。 Mem—内存操作。 B—选择B总线的数据来源，采用图示的编 码方式。
4.1.3微指令控制:Mic_1
JAM JAM JAM
000
过程（方法） 局部变量
4.2.2 IJVM 内存模型
4.2.3 IJVM 指令集
Hale Waihona Puke *※ ※∆ ∆ ∆ *
(完整word版)计算机组成原理(蒋本珊)第四章
第四章１．证明在全加器里，进位传递函数。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位的进位。
进位表达式为欲证明，也就是要证明用卡诺图法，图４-１０（a）和４-１０（b）分别是两个逻辑表达式的卡诺图。
两个卡诺图相同，两个逻辑表达式就相等，则进位传递函数的两种形式相等。
２．某加法器采用组内并行、组间并行的进位链，４位一组，写出进位信号C６的逻辑表达式。
３．设计一个９位先行进位加法器，每３位为一组，采用两级先行进位线路。
４．已知X 和Y ，试用它们的变形补码计算出X ＋Y ，并指出结果是否溢出。
（１）X ＝０．１１０１１，Y ＝０．１１１１１（２）X ＝０．１１０１１，Y ＝－０．１０１０１（３）X ＝－０．１０１１０，Y ＝－０．００００１（４）X ＝－０．１１０１１，Y ＝０．１１１１０５．已知X 和Y ，试用它们的变形补码计算出X －Y ，并指出结果是否溢出。
（１）X ＝０．１１０１１，Y ＝－０．１１１１１（２）X ＝０．１０１１１，Y ＝０．１１０１１（３）X ＝０．１１０１１，Y ＝－０．１００１１（４）X ＝－０．１０１１０，Y ＝－０．００００１9７．设下列数据长８位，包括１位符号位，采用补码表示，分别写出每个数据右移或左移２位之后的结果。
（１）０．１１００１００（２）１．００１１００１（３）１．１１００１１０（４）１．００００１１１８．分别用原码乘法和补码乘法计算X ×Y 。
（１）X ＝０．１１０１１，Y ＝－０．１１１１１（２）X ＝－０．１１０１０，Y ＝－０．０１１１０（２）X ×Y ＝０．０１０１１０１１００，过程略。
９．根据补码两位乘法规则推导出补码３位乘法的规则。
解：先根据补码１位乘法推出补码２位乘法规则，再根据补码２位乘法推出补码３位乘法规则。
１０．分别用原码和补码加减交替法计算X ÷Y 。
（１）X ＝０．１０１０１，Y ＝０．１１０１１（２）X ＝－０．１０１０１，Y ＝０．１１０１１（３）X ＝０．１０００１，Y ＝－０．１０１１０（４）X ＝－０．１０１１０，Y ＝－０．１１０１１１１．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：１２．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：１３．用流程图描述浮点除法运算的算法步骤。
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
4计算机组成原理(第四章)
23
算术逻辑部件ALU
实现Ai+Bi 选择S3~S0=1011 、M=1
Fi=( Ai+Bi )⊕0= Ai+Bi
实现AiBi 选择S3~S0=1110 、M=1
控制信号与选择器输出关系
S3 S2 Xi
S1 S0 Yi
0 0 1 0 0 Ai 0 1 Ai+Bi 0 1 AiBi
1 0 Ai+Bi 1 0 AiBi
■ 2■因逻辑相同,能直接用4位先行进位电路(CLA)生成这些信
号
16
多级先行进位
组内进位信号能同时产生、组间进位信号也能同时产生，由此 可构成多级并行进位逻辑。16位2级先行进位加法器如下图:
17
多级先行进位
二级先行进位的实现思路(16位为例)： 4位一组分成4组，组内实现先行进位，为一级先行进位；其 电路称为成组先行进位电路； 让一级进位链多产生两个辅助函数Gi*和Pi*，并作为高一级 先行进位的输入，该高一级进位为二级先行进位； 组间进位信号C4.C8、C12、C16，根据其逻辑关系式由二级进 位链来产生；（注：一级和二级进位链用同一电路） 再将组间进位信号C4.C8、C12、C16输入一级加法电路，与操 作数一起产生和的输出。
15
多级先行进位
四个组内的最高进位C16.C12、C8、C4可以分别表示为
:C4 = G1* + P1* C0 C8 = G2* + P2* C4 C12 = G3* + P3* C8 C16 = G4* + P4* C12
■ 1■这4组进位结构与前述4位先行进位逻辑完全相同,组 间进位信号只与最低进位C0有依赖关系, 所以能同时 产生
控制参数不同，得到的组合函数也不同，就能实现多种算术和逻 辑运算——ALU。
计算机组成原理第四章答案
第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。
指令最好半字长或单字长，设16位比较合适。
一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。
2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。
答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。
双操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：(1) 单字长二XXX指令。
(2) 操作码字段OP可以指定26=64种操作。
(3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。
(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。
4．指令格式结构如下所示，试分析指令格式及寻址方式特点。
15 10 9 8 7 4 3 0答：该指令格式及寻址方式特点如下：(1)双字长二XXX指令，用于访问存储器。
(2)操作码字段OP可以指定26=64种操作。
(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。
有效XXX可通过变址寻址求得，即有效XXX等于变址寄存器（选择16个之一）内容加上位移量。
5．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：(1)该指令为单字长双操作数指令，源操作数和目的操作数均由寻址方式和寄存器构成，寄存器均有8个，寻址方式均有8种。
根据寻址方式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。
计算机组成原理 指令系统
本章所讨论的指令，是机器指令
本章学习内容
4.1 指令格式 4.2 寻址技术 4.3 堆栈与堆栈操作 4.4 指令类型
本章学习要求
理解：指令的基本格式以及不同地址码（3、2、1 、0地址）的双操作数指令的区别 理解：规整型指令和非规整型指令的特点 掌握：扩展操作码的方法 理解：编址单位和指令中地址码的位数与主存容量 、最小寻址单位的关系 掌握：基本的数据寻址方式和有效地址EA的计算方 法 掌握：自底向上的存储器堆栈的概念及堆栈的进、 出栈操作 理解：常用指令的特点
当用一些硬件资源代替指令字中的地址码字段后
• 可扩大指令的寻址范围
• 可缩短指令字长 • 可减少访存次数 当指令的地址字段为寄存器时
三地址
二地址 一地址
OP R1, R2, R3
OP R1, R2 OP R1
• 可缩短指令字长 • 指令执行阶段不访存
EXP 某指令字长为16位，每个地址码为6位，扩 展操作码技术，设有14条二地址指令，100条一 地址指令，100条零地址指令： 1）画出扩展图 2）计算操作码平均长度 3）指令译码逻辑
1.规整型
操作码字段的位数和位置是固定的。 假定：指令系统共有m条指令，指令中操 作码字段的位数为N位，则有如下关系式： N≥log2 m 规整型编码对于简化硬件设计，减少指 令译码的时间是非常有利的。 IBM 370机（字长32位）的指令可分为 三种不同的长度,不论指令的长度为多少位，其 中操作码字段一律都是8位。
指令长度可以等于机器字长，也可以大于或 小于机器字长。 在一个指令系统中，若所有指令的长度都是 相等的，称为定长指令字结构；若各种指令的长 度随指令功能而异，称为变长指令字结构。
计算机组成原理第四章课后习题及答案唐朔飞完整版
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理第4章 存储系统
第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。
由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。
另一方面，存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器，它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。
断电后仍能保存信息的存储器，称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。
计算机组成原理 第 4 章 存储器系统(修改版)
磁芯存储器
2013-11-14
10
3.5英寸软盘
2013-11-14
11
硬盘
2013-11-14
12
(2)半导体存储器
• 半导体存储器是用半导体器件组成的存储器。 • 根据制造工艺不同，可分为双极型和MOS型。
2013-11-14
13
U盘
2013-11-14
14
(3) 光存储器
• 利用光学原理制成的存储器，它是通过 能量高度集中的激光束照在基体表面引 起物理的或化学的变化，记忆二进制信 息。如光盘存储器。
2013-11-14
3
4.1.1
存储器分类
• 1．按与CPU的连接和功能分类
• (1) 主存储器 CPU能够直接访问的存储器。用于存 放当前运行的程序和数据。主存储器设在 主机内部，所以又称内存储器。简称内存 或主存。
2013-11-14
4
(2) 辅助存储器
• 为解决主存容量不足而设置的存储器， 用于存放当前不参加运行的程序和数据。 当需要运行程序和数据时，将它们成批 调入内存供CPU使用。CPU不能直接访问 辅助存储器。 • 辅助存储器属于外部设备，所以又称为 外存储器，简称外存或辅存。
写操作（存操作） 地址 （MAR） AB
MEM
CPU MEM MDR
MEM
CPU
CB 读命令 （Read）
MEM
存储单 元内容 （M）
DB
MEM
CB 写命令 MEM （Write） DB 存储单元 MDR M
2013-11-14
28
CPU与主存之间的数据传送控制方式
• 同步控制方式：数据传送在固定的时间间隔内 完成，即在一个存取周期内完成。 • 异步控制方式：数据传送的时间不固定，存储 器在完成读/写操作后，需向CPU回送“存储器 功能完成”信号（MFC），表示一次数据传送完 成。 • 目前多数计算机采用同步方式控制CPU与主存之 间的数据传送。 • 由于异步控制方式允许不同速度的设备进行信 息交换，所以多用于CPU与外设的数据传送中。
计算机组成原理(第三版)第 4 章 指令系统汇编
内存
有效地址 EA=［D］； ［EA］＝ DATA； • 例如: ADD A,＠［3050H］ MOV A,＠［3050H］
… EA … DATA
EA
INFO DEPT@ZUFE HANGZHOU.CHINA
5、寄存器寻址方式 ( Register Addressing )
寄存器寻址：操作数存放于指令的操作码所规定的寄存 器中即操作数位于寄存器中，操作数所在的寄存器编号 存放在指令的REG字段中。 • →速度快、指令短，操作数在CPU中； • 指令格式：
内存
有效地址 EA=［PC或IP］+D； ［EA］＝DATA (指令)；
EA→
…
指令 …
D • 例如:JR SUB1-$
INFO DEPT@ZUFE HANGZHOU.CHINA
；
10、堆栈寻址 ( Stack Addressing )
• 操作数位于存储器中，操作数所在的存储器地址 EA由堆栈指针寄存器SP隐含指出，通常用于堆栈 指令。 • 堆栈是由若干个连续主存单元组成的先进后出（ first in last out，即FILO）存储区，第一个放 入堆栈的数据存放在栈底，最近放入的数据存放 在栈顶。栈底是固定不变的，而栈顶是随着数据 的入栈和出栈在时刻变化。栈顶的地址由堆栈指 针SP指明。 • 一般计算机中，堆栈从高地址向低地址扩展，即 栈底的地址总是大于或等于栈顶的地址，称为堆 栈向上生成；堆栈寻址主要用来暂存中断和子程 序调用时现场数据及返回地址。
OP* MOD REG CPU 寄存器组
R0 … Ri
有效地址 EA=REG； ［REG］＝ DATA； • 例如: EA→ ADD A, Ri ; MOV A, Ri ;
计算机组成原理第四章课后习题和答案-唐朔飞(完整版)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改容时，现将其全部容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理第四章
64KB
1K×4 1K×4
1K×4 1K×4
1K×4 1K×4
1K×4 1K×4
4KB
需12位地址
寻址： A11～A0
低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑
1K
A9～A0
CS0
1K
A9～A0
CS1
1K
A9～A0
CS2
1K
A9～A0
CS3
A11A10 A11A10
第４章 存 储 器
4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器
4.1 概 述
一、存储器分类
1. 按存储介质分类
(1) 半导体存储器 TTL 、MOS
易失
(2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器
磁头、载磁体
非 硬磁材料、环状元件 易
失
激光、磁光材料
2. 按存取方式分类
字扩展方式
A15
3/8
译
A14 A13
码 器
A12
A0 C P WE
U D7
111
000
001
010
011
100 101 110 CS CS
8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8
D0
（3）字位扩展：既增加字数，又增加字长
给出芯片地址分配与片选逻辑,并画出M框图。
1.计算芯片数
（1）先扩展位数，再扩展字（单元）数。
2片1K×4 4组1K×8
1K×8 8片 4K×8
（2）先扩展字数，再扩展位数。
4片1K×4 2组4K×4
计算机组成原理第4章
数据开关 （11000001）
C1H
打开三 态门 SW_G=0
-1 0 +1 定点小数
器允许的表示范围（溢出）。
补码 纯小数：0≤X<1
总线1 总线2
通用 寄存器
ALU
特殊 寄存器
总线 旁路器
总线3
16
4.9 运算器的基本组成与实例
4.9.2 ALU举例 1. ALU电路
ALU即算术逻辑单元，它是既能完成算术运 算又能完成逻辑运算的部件。前面已经讨论过， 无论是加、减、乘、除运算，最终都能归结为加 法运算。因此，ALU的核心首先应当是一个并行 加法器，同时也能执行像“与”、“或”、 “非”、“异或”这样的逻辑运算。由于ALU能 完成多种功能，所以ALU又称多功能函数发生器。
C1=G1+P1C0 C2=G2+P2C1=G2+P2G1+P2P1C0
C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
6
C1=G1+P1C0 C2=G2+P2C1 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
…
…
计算机组成原理 第四章(严军勇)-2003
计算机组成原理
定点加减运算
补码的溢出判断与检测方法
溢出检测方法
被操作数：[X]补=Xs,X1X2…Xn 被操作数： 操作数： 操作数：[Y]补=Ys,Y1Y2…Yn 其和（ ）： 其和（差）：[S]补=Ss,S1S2…Sn
1.
采用一个符号位
溢出=X 溢出 sYsSs+XsYsSs
计算机组成原理
定点加减运算
查表舍入法（恒舍 下舍上入 下舍上入） 查表舍入法（恒舍+下舍上入）
计算机组成原理
定点乘法运算
原码一位乘法
一位乘法的手算规则
1. 2. 3.
乘积 P＝|X|×|Y| ＝ × 符号P 符号 s=Xs⊕Ys X=0.1101，Y=-0.1011 ， ，手算如右图
0.1 1 0 1 ×0.1 0 1 1 1101 1101 0000 +1101 0.1 0 0 0 1 1 1 1
计算机组成原理
定点加减运算
补码加减运算
[X+Y]补=[X]补+[Y]补 [X-Y]补=[X+(-Y)]补=[X]补+[-Y]补 机器负数： 机器负数： [-Y]补， [Y]补 机器负数的计算（变补）： 机器负数的计算（变补）： [Y]补连同符 号位一起求反，末尾加“ 号位一起求反，末尾加“1” 变补与补数
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 =G1*+P1*C0 C8=G2*+P2*G1*+P2*P1*C0 C12=G3*+P3*G2 * +P3*P2*G1*+P3*P2*P1*C0 C16=G4*+P4*G3*+P4*P3*G2*+P4*P3*P2*G1*+P4*P3*P2*P1*C0
计算机组成原理第四章课后习题和答案解析[完整版]
![计算机组成原理第四章课后习题和答案解析[完整版]](https://img.taocdn.com/s3/m/08bc56dd551810a6f52486ec.png)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
12. 画出用1024×4位的存储芯片组成一个容量为 64K×8位的存储器逻辑框图。要求将64K分成4个页面 ，每个页面分16组，指出共需多少片存储芯片？ （注：将存储器分成若干个容量相等的区域，每一个区 域可看做一个页面。） 解：设采用SRAM芯片， 总片数 = 64K × 8位 / 1024 × 4位 = 64 × 2 = 128片 题意分析：本题设计的存储器结构上分为总体、 页面、组三级，因此画图时也应分三级画。首先应确定 各级的容量： 页面容量 = 总容量 / 页面数 = 64K × 8位 / 4 = 16K × 8位；
4. 说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是：存取时 间仅为完成一次操作的时间，而存取周期不仅包含操 作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽 度为32位，存取周期为200ns，则存储器的带宽是多 少？ 解：存储器的带宽指单位时间内从存储器进出信 息的最大数量。 存储器带宽 = 1/200ns × 32位 = 160M位/秒 = 20MB/S = 5M字/秒 注意字长（32位）不是16位。 （注：本题的兆单位来自时间=106）
14. 某8位微型机地址码为18位，若使用4K×4位的 RAM芯片组成模块板结构的存储器，试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为32K×8位，共需几个模块板 ？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？ （5）CPU如何选择各模块板？
解： （1）218 = 256K，则该机所允许的最大主存空 间是256K×8位（或256KB）； （2）模块板总数 = 256K×8 / 32K×8 = 8块； （3）板内片数 = 32K×8位 / 4K×4位 = 8 × 2 = 16片； （4）总片数 = 16片× 8 = 128片； （5）CPU通过最高3位地址译码选板，次高3 位地址译码选片。地址格式分配如下：
讨论：
1、 在按字节编址的前提下，按字 寻址时，地址仍为16位，即地址编码 范围仍为0~64K-1，但字空间为16K字 ，字地址不连续。 2、 字寻址的单位为字，不是B（字 节）。 3、 画存储空间分配图时要画出上限 。
7. 一个容量为16K×32位的存储器，其地址线和数 据线的总和是多少？当选用下列不同规格的存储芯片时， 各需要多少片？ 1K×4位，2K×8位，4K×4位，16K×1位，4K×8 位，8K×8位 解： 地址线和数据线的总和 = 14 + 32 = 46根； 各需要的片数为： 1K×4：16K×32 /1K×4 = 16×8 = 128片 2K×8：16K×32 /2K × 8 = 8 × 4 = 32片 4K×4：16K×32 /4K × 4 = 4 × 8 = 32片 16K×1：16K × 32 / 16K × 1 = 32片 4K×8：16K×32 /4K×8 = 4 × 4 = 16片 8K×8：16K×32 / 8K × 8 = 2X4 = 8片
11. 一个8K×8位的动态RAM芯片，其内部 结构排列成256×256形式，存取周期为0.1µs 。试问采用集中刷新、分散刷新及异步刷新三 种方式的刷新间隔各为多少？ 注：该题题意不太明确。实际上，只有异 步刷新需要计算刷新间隔。 解：设DRAM的刷新最大间隔时间为2ms，则 异步刷新的刷新间隔 =2ms/256行 =0.0078125ms =7.8125µs 即：每7.8125µs刷新一行。 集中刷新时， 刷新最晚启动时间=2ms-0.1µs×256行 =2ms-25.6µs=1974.4µs
3）分散刷新是在读写周期之 后插入一个刷新周期，而不是在读 写周期内插入一个刷新周期，但此 时读写周期和刷新周期合起来构成 CPU访存周期。 4）刷新定时方式有3种而不是 2种，一定不要忘了最重要、性能 最好的异步刷新方式。
10. 半导体存储器芯片的译码驱动 方式有几种？ 解：半导体存储器芯片的译码驱动 方式有两种：线选法和重合法。 线选法：地址译码信号只选中同一 个字的所有位，结构简单，费器材； 重合法：地址分行、列两部分译码 ，行、列译码线的交叉点即为所选单元 。这种方法通过行、列译码信号的重合 来选址，也称矩阵译码。可大大节省器 材用量，是最常用的译码驱动方式。
讨论： 1）刷新与再生的比较： 共同点： · 动作机制一样。都是利用 DRAM存储元破坏性读操作时的重 写过程实现； · 操作性质一样。都是属于重 写操作。
区别：
· 解决的问题不一样。再生主要解 决DRAM存储元破坏性读出时的信息重 写问题；刷新主要解决长时间不访存时 的信息衰减问题。 · 操作的时间不一样。再生紧跟在读 操作之后，时间上是随机进行的；刷新 以最大间隔时间为周期定时重复进行。 · 动作单位不一样。再生以存储单元 为单位，每次仅重写刚被读出的一个字 的所有位；刷新以行为单位，每次重写 整个存储器所有芯片内部存储矩阵的同 一行。
D7D6D5D4
D3D2D1D0
页面逻辑框图：（字扩展）
-CS0 A10 A11 -CS1 组 译 -CS2 码 器 4:16
16K×8
1K×8（组0） 1K× 8（组1） 1K×8（组2）
A12
A13
………………
-CS15 1K×8（组15） A9~0 -WE D7~0
G
-CEi
存储器逻辑框图：（字扩展）
设地址线根数为a，数据线根数为b，则片容量为： 2a × b = 219；b = 219-a； 若a = 19，b = 1，总和 = 19+1 = 20； a = 18，b = 2，总和 = 18+2 = 20； a = 17，b = 4，总和 = 17+4 = 21； a = 16，b = 8 总和 = 16+8 = 24； …… …… 由上可看出：片字数越少，片字长越长，引脚数越 多。片字数、片位数均按2的幂变化。 结论：如果满足地址线和数据线的总和为最小，这 种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = 1根；或地址线 = 18根，数据线 = 2根。
6. 某机字长为32位，其存储容量是 64KB，按字编址其寻址范围是多少？若主 存以字节编址，试画出主存字地址和字节 地址的分配情况。 解：存储容量是64KB时，按字节编址 的寻址范围就是64KB，则： 按字寻址范围 = 64K×8 / 32=16K字 按字节编址时的主存地址分配图如下：
字地址 HB —————字节地址—————LB 0 0 1 2 3 4 4 5 6 7 8 …… …… …… …… …… 65528 65532 65533 65534 65535 65532
· 芯片内部I/O操作不一样。读出再生 时芯片数据引脚上有读出数据输出；刷 新时由于CAS信号无效，芯片数据引脚 上无读出数据输出（唯RAS有效刷新， 内部读）。鉴于上述区别，为避免两种 操作混淆，分别叫做再生和刷新。 2）CPU访存周期与存取周期的区别 ： CPU访存周期是从CPU一边看到的 存储器工作周期，他不一定是真正的存 储器工作周期；存取周期是存储器速度 指标之一，它反映了存储器真正的工作 周期时间。
SRAM
触发器 非 不要 同时送 快 低
DRAM
电容 是 需要 分两次送 慢 高
发热量
存储成本 功耗 可靠性 可用性 适用场合
大
高 高 高 使用方便 高速小容量存储器
小
低 低 低 不方便 大容量主存
9. 什么叫刷新？为什么要刷新？说明 刷新有几种方法。 解：刷新——对DRAM定期进行的全 部重写过程； 刷新原因——因电容泄漏而引起的 DRAM所存信息的衰减需要及时补充，因 此安排了定期刷新操作； 常用的刷新方法有三种——集中式、 分散式、异步式。 集中式：在最大刷新间隔时间内，集 中安排一段时间进行刷新； 分散式：在每个读/写周期之后插入 一个刷新周期，无CPU访存死时间； 异步式：是集中式和分散式的折衷。
解： （1）地址空间分配图如下：
0~4095 4096~8191 8192~12287 12288~16383 4K（ROM） 4K（SRAM） 4K（SRAM） 4K（SRAM） Y0 Y1 Y2 Y3 A15=0 …
3. 存储器的层次结构主要体现在什么地方 ？为什么要分这些层次？计算机如何管理这些层 次？ 答：存储器的层次结构主要体现在 Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对 CPU访存起加速作用，即从整体运行的效果分 析，CPU访存速度加快，接近于Cache的速度， 而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容 作用，即从程序员的角度看，他所使用的存储器 其容量和位价接近于辅存，而速度接近于主存。
讨论：
地址线根数与容量为2的 幂的关系，在此为214，14根 ； 数据线根数与字长位数相 等，在此为32根。（注：不是 2的幂的关系。 ） ：32=25，5根
8. 试比较静态RAM和动态RAM。 答：静态RAM和动态RAM的比较见下表：
特性
存储信息 破坏性读出 需要刷新 送行列地址 运行速度 集成度
-CE0 A14 16K×8（页面0）
A15
页 -CE1 面 16K×8（页面1） 译 码 -CE2 16K×8（页面2） 器 2:4 -CE3 16K×8（页面3）
A1一个64K×8位的RAM芯片，试问该芯 片共有多少个基本单元电路（简称存储基元）？欲 设计一种具有上述同样多存储基元的芯片，要求对 芯片字长的选择应满足地址线和数据线的总和为最 小，试确定这种芯片的地址线和数据线，并说明有 几种解答。 解： 存储基元总数 = 64K × 8位 = 512K位 = 219位； 思路：如要满足地址线和数据线总和最小，应 尽量把存储元安排在字向，因为地址位数和字数成2 的幂的关系，可较好地压缩线数。
17 15 14 12 11
板地址 片地址 3 3