一种0_18_m2_4GCMOS低噪声放大器的设计

一种0 18 m 2 4G CMOS 低噪声放大器的设计张君玲,李开航(厦门大学 福建厦门 361005)摘 要:提出了一种基于T SM C 0 18 m CM OS 工艺的2 4G 频率下带负反馈的CM O S 低噪声放大器。

采用带有级间匹配的共源共栅电路结构,使放大器具有较高的增益和反相隔离度,并在输入端加入 型网络,保证较高的品质因数和信噪比。

此外,该放大器在输出端引入反馈支路,有效地降低了密勒效应的影响。

通过A DS 软件仿真得到很好的结果:在1 8V 电压下,输入输出匹配良好,电路增益为为15 15dB,噪声系数为0 62dB,直流功耗为7 9mW 。

关键词:低噪声放大器;CM OS;反馈;噪声系数;增益中图分类号:T N722 3 文献标识码:B 文章编号:1004373X(2007)0802103A Design of 0 18 m 2 4GHz C MOS Low Noise AmplifierZH A N G Junling,LI K aihang(Xiamen U niversity ,Xiamen,361005,China)Abstract :In this paper,a low noise amplifier based on casco de feedback to po lo gy is pr oposed,w hich is intended fo r 2 4GH z w ir eless L A N applicatio n.T he design is simulated with T SM C 0 18desig n kit using A DS so ftw are.T he result sho ws that the pro posed L N A has quite high quality.Wit h 1 8V input,the impedances o f input and output are well matched w ith 50 .T he g ain reaches t o 15 15dB,with 0 62dB no ise f igure.A nd power consumptio n is 7 9mW.Keywords :lo w noise amplifier ;CM OS;feedback;no ise fig ur e;g ain收稿日期:200611161 引 言随着无线通信技术的不断发展,系统要求更高的集成度,更强的功能以及更低的功耗。

同时,CM OS 技术已经发展到深亚微米水平,使得CM OS 器件的高频特性得到进一步改善,已经能与锗硅和砷化钾器件相媲美。

另外,CM OS 器件在功耗上占有优势,因此深亚微米的CM O S 技术在无线通信体系中很有应用潜力。

在射频接收机中,低噪声放大器(LNA )占有重要位置,他在放大输入的微弱信号的同时抑制伴随的噪声。

因此,低噪声系数与高增益是LN A 的两个重要指标,当然这两个指标还要与功耗、线性度、输入输出匹配及小工作电流时的无条件稳定性相互折衷。

常见的CM OS 低噪声放大器有差分输入(superhet e rodyne)、共栅(common gate)、共源共栅(cascode)三种结构。

差分LN A 具有低噪声系数(N F)和有效抑制共模干扰的特点,但对于相同的噪声系数,差分放大器的功耗是单端放大器的两倍,而且所占芯片面积较大;共栅放大器输入阻抗匹配容易实现,具有较好的反相隔离度和稳定性,但噪声系数较大;共源共栅放大器能够提供一个较高的增益和反相隔离度,但其增益和噪声系数受到共源级的漏级衬底寄生效应的严重影响。

本文针对无线通信中蓝牙技术的重要频段,采用深亚微米技术T SM C 0 18 m CM OS 工艺,设计了一种2 4G 的低噪声放大器,并给出了A DS 软件的仿真结果和讨论。

2 电路设计对于CM OS L NA 来说,通常要求S 21在10~20dB 间。

如果增益太小,L NA 不能将微弱的输入信号(-140~-40dB,或0 03 V~3mV)放大到预定的值;如果增益太大,LN A 又会影响下一级混频器的线性度。

一般情况下,S 11/S 22应小于-10dB,S 12应足够小( -20dB)。

此外,在输入输出端应进行阻抗匹配以提高功率增益[1]。

本文采用的L NA 电路结构如图1所示。

L NA 的偏置电路由R ref ,M 3及R bias 组成。

晶体管M 3与M 1形成一个电流镜,并且他的宽度是M 1宽度的几分之一,以使偏置电路的附加功耗减到最少。

通过M 3的电流由电源电压和R ref 以及M 3的V gs 决定。

电阻R bias 的值(20k )足够大以使他的等效噪声电流小到足以被忽略[2]。

对于输入端,C d 是一个隔直流的电容,L s 为源级负反馈电感。

C 1,L g 和C 2组成一个 型网络。

由于高的品质因数会导致芯片面积增加,而太低的品质因数会使电感损耗增加并使噪声系数N F 变坏,采用 型网络匹配可以较好地解决以上矛盾。

在 型网络中,首先选择一个具有高品21现代电子技术 2007年第8期总第247期!新型元器件∀质因数、便于集成的电感L g ,其次计算C 1,C 2使其满足输入匹配要求[3]。

图1 LN A 电路原理图忽略反馈支路L f ,C f 与R f 以及偏置电路的影响,LNA 的输入阻抗为:Z in =j !L s +1j !(C gs1+C d )+Z eff +g m 1LsC gs1(1)其中,C gs1为M 1的栅 源复盖电容;Z eff 为 型网络的等效阻抗;g m 1为M 1在饱和区的跨导;!为中心频率。

当输入阻抗与电压源阻抗R s 匹配时,应有:g m 1L sC g s 1=R S(2)j !L s +1j !(C g s 1+C d )+Z eff =0(3)对于共栅级M 2,其输入阻抗为[4]:Z IN2=1g m 2+j !C gs 2(4) 通常情况下M 1与M 2之间并无匹配,但由于共源级的输出阻抗与共栅级的输入阻抗都是容性,因此在两级间增加一个电感L a 匹配以提高增益[4,5]。

对于输出端,C 0是一个隔直流的电容;L t ,C t 与R t 形成输出匹配网络,与下一级电路匹配。

图1中L f ,C f 与R f 形成电压并联负反馈。

为了补偿高频增益,必须使高频时的负反馈量减少,因此,并联反馈网络必须是感性而不能是容性的。

电容C f 是隔直流电容,其容量足够大,在工作频带内可看过短路。

由于共源共栅的输出阻抗很大,因此R f 的取值下限为900~1100 ,以便能在不增加噪声系数的前提下提高电路带宽[6,7]。

在反馈电阻R f 确定之后,应使L f 在欲提升的频率处的阻抗值!L f 接近R f 值,大致按!L f =(0 2~5)R f 选取,使反馈阻抗随频率变化较大,反馈量变化大,频率特性变化明显[8]。

对于LN A 而言,噪声主要来源于闪烁噪声、热噪声和散粒噪声。

其中,闪烁噪声又称为1/f 噪声,主要来源于场效应管的氧化膜与硅接触面的工艺缺陷或其他原因,通常在射频下忽略不计。

热噪声是由于电子热运动引起的,在射频情况下其量值将随频率的升高而明显增大。

散粒噪声的大小正比于工作电流。

因此,低噪声放大器主要考虑热噪声与散粒噪声的影响。

在有功耗约束情况下达到最小噪声系数时的信号源品质因数Q s 为[9]:Q s P =c5∀#1+1+3|c |21+#5∀#4 5 (5)当Q s P 确定后,最优化器件宽度为[9]:W op t ,P =321!L C ox R s Q s P(6)对于宽度为W opt ,P 的器件,可得功耗约束范围内的噪声系数[9]:F min ,P #1+2 4∀∃!!T(7)把f 0=2 4GH z,R s =50 ,L =0 18 m 代入式(6)可得最小噪声系数时的沟道宽度大约为289 m 。

由于最小噪声系数时的沟道宽度与最大增益时的沟道宽度并不一致,因此应选择合适的沟道宽度在最小噪声系数与最大增益之间折衷。

3 软件仿真本文运用T SM C 0 18 m CM O S 工艺库,采用A gi lent 公司的A DS 进行仿真,电路器件参数及取值如表1所示。

表1 器件参数及取值参数名称取值参数名称取值M 1,M 2有效沟道长度0 18 m M 1,M 2有效沟道宽度137 5 m M 3有效沟道长度0 18 m M 3有效沟道宽度6 m 电源电压1 8V源电阻50注:M OS FET 模型:T SM C CM 018RF PROCESS 。

仿真如图2所示,在中心频率为2 4G 时,电路功率增益S 21为15 15dB,隔离度S 12为-33 03dB,输入与输出反射系数分别为-36 70dB 与-50 32dB,噪声系数仅为0 62dB 。

1 8V 时直流功耗为7 9mW 。

这些指标能很好地满足RF 电路对低噪声放大器的设计要求。

4 结 语从仿真结果可以看出,在共源共栅结构的基础上同时采用级间匹配、 型网络以及电压并联负反馈的低噪声放大器输入输出匹配良好,这反映在电路的噪声系数达到了很好的水平,增益比不采用级间匹配和电压并联负反馈时增加了约2dB 左右,达到设计要求。

采用此结构设计的深亚微米CM OS 射频低噪声放大器,由于设计中充分考虑了功耗、增益、噪声系数、线性度及品质因数之间的折衷关系,所以达到的设计性能优良。

在深亚微米水平上实现低噪声放大器的设计具有重要意22元器件与应用张君玲等:一种0 18 m 2 4G CM OS 低噪声放大器的设计义,在大规模数模混合集成电路中很有应用潜力。

图2 A DS 仿真结果参 考 文 献[1]Sungkyung P ark,W onchan K im.Design of a 1 8GH z L owno ise Amplifier fo r RF F ront End in a 0 8pm CM O S T ech no lo gy [J].I EEE T ransactions o n Consumer Electr onics,2001,47(1):10 15.[2]T homas L ee H.CM O S 射频集成电路设计[M ].北京:电子工业出版社,2004.[3]Eg els M ,Gauber t J,Pannier P,et al .Desig n M ethod fo rFully Integ rated CM OS RF L N A [J].Etettr onics Letter s,2004,40(24):1513 1514.[4]Kim H S.A 2 4GH z CM O S L ow N oise Amplifier U sing anInt er stage M atching I nducto r [J].Cir cuits and Systems,42nd M idwest Sy mpo sium o n,2000(2):1040 1043.[5]Jie Lo ng ,R obert Weber J.A L ow V o ltag e L ow N oise CM OSRF R eceiv er F ront end [A ].P ro ceedings of the 17th Inter national Conference o n VL SI Desig n[C].2004:393 397.[6]A li F,H utchinso n C,Po dell A.A No vel Cascode F eedbackGaA s M M IC L N A wit h T r ansfo rmer Coupled O ut put U sing M ultiple Fabrication Pro cess [J ].IEEE M icr ow ave and Guided W ave Lett.,1992(2):70 72.[7]Jihak Jung ,K yung ho Chung,T aeyeoul Y un,et al .H oontaeK im.U ltr a Wideband Lo w N oise A mplif ier U sing a Casco de Feedback T o po log y [J].M icro wav e and O pt ical T echnolog y L et ters,2006:203 205.[8]林嘉锐.模拟高频电子电路[M ].北京:科学技术文献出版社,1986.[9]Shaeffer D K,L ee T H.A 1 5V 1 5GH z CM OS L o wN oise A mplif ier [J].I EEE Solid State Circuits,1997(32):745 759.作者简介 张君玲 女,1981年出生,福建省厦门市人,在读硕士研究生。